Disco duro SSD

La memoria flash de estado sólido está disponible con tecnología NAND y NOR. La tecnología NOR permite el direccionamiento aleatorio directo y el flujo de datos de la misma manera que lo hace un chip de memoria RAM normal, lo que permite su uso para el almacenamiento y la ejecución de programas dentro de un sistema de procesamiento. Los chips NOR Flash son más lentos, menos densos y tienen una capacidad de resistencia de reescritura limitada, lo que los hace inferiores a las soluciones basadas en NAND cuando se usan como alternativa a un disco giratorio.

La tecnología NAND Flash es una memoria serial como una unidad de disco. Los datos se direccionan y almacenan en bloques en lugar de bits o bytes direccionables individuales. Las unidades de estado sólido basadas en NAND Flash están diseñadas para imitar un disco magnético giratorio desde la perspectiva del sistema, ofreciendo un tiempo de acceso más rápido y tasas de rendimiento de datos comparables. La principal desventaja de un SSD en relación con un disco magnético es la densidad de datos y el costo por megabyte.

Por el bien de esta sección, nos centraremos en los componentes NAND, ya que dominan las ofertas de SSD. Los componentes NAND Flash vienen en densidades desde 1 Gb (gigabit) hasta 64 Gb por chip. También hay configuraciones de celda de nivel único (SLC) y celda de nivel múltiple (MLC), con SLC capaz de almacenar un solo bit por celda y MLC capaz de almacenar más de 1 bit por celda.

Al igual que los sectores y las pistas de una unidad magnética, los componentes NAND Flash tienen estructuras denominadas páginas y bloques. Las páginas son sectores y los bloques son análogos a las pistas y, al igual que en un disco, hay un Código de corrección de errores (ECC) asociado con cada sector. Una configuración de componente NAND Flash común es de 128 páginas de 4,096 + 128 bytes cada una para un tamaño de bloque de 512 KB. Los datos se leen y escriben secuencialmente, también como un disco.

NAND Flash también tiene defectos de celda inherentes, muy parecidos a los defectos de superficie en un disco. Debido a esto, se proporcionan bloques de datos de repuesto en el dispositivo y se proporciona una tabla de reasignación en el dispositivo para permitir que el software del sistema enmascare los bloques de datos defectuosos a medida que se descubren.

A diferencia de un disco magnético, NAND Flash tiene una resistencia de reescritura limitada de alrededor de 1,000,000 XNUMX XNUMX de veces por bloque. Simplemente no puedes escribir en los mismos bloques indefinidamente. Debido a esto, se utiliza un esquema de nivelación de desgaste para mover periódicamente las áreas a las que se accede con mayor frecuencia, como un directorio. La nivelación de desgaste es similar a la desfragmentación de un disco duro; sin embargo, en el caso de NAND Flash, debe suceder o, de lo contrario, los datos podrían perderse.

Cierto soporte para la nivelación de desgaste está integrado en algunos chips Flash, aunque esta función la realiza principalmente el controlador o la capa de software del sistema. Se hace un gran esfuerzo para ocultar la actividad de nivelación de desgaste para que no interfiera con el rendimiento normal del dispositivo.

El grupo Open NAND Flash Interface (ONFI) desarrolló un estándar para componentes NAND Flash que ha sido ampliamente adoptado por la industria. Este estándar proporciona una E/S común y un conjunto de comandos, y estandariza de manera efectiva una arquitectura común para componentes compatibles con ONFI. Esta arquitectura incluye los siguientes elementos comunes:

Interfaz de datos: generalmente de 8 bits, a veces de 16 bits en partes más densas
Controlador de E/S: multiplexa los tipos de palabras de datos, comandos y estado. Decodifica comandos
Lógica de control: administra el protocolo de enlace de transacciones de E/S con el controlador Flash
Registro de direcciones: identifica el bloque al que se accede para leer o escribir
Registro de datos/caché: un registro estático de una sola palabra para almacenar datos en el búfer entre E/S y el arreglo
Registro de estado: marca los errores en las transacciones y el flujo de datos.
Decodificación de fila/columna: divide el valor de dirección en valores de página
Flash Array: las celdas Flash dispuestas en filas y columnas

Diagrama de bloques de componentes flash SSD típicos

La siguiente tabla describe cada una de las líneas de control y E/S con más detalle para las piezas estándar de ONFI NAND Flash.

Línea de control	Descripción	Uso
DE	Entrada	Habilitación de bloqueo de dirección: durante el tiempo que ALE es ALTO, la información de dirección es transferido desde I/O[7:0] al registro de direcciones en el chip. En un BAJO a ALTO transición en WE#—cuando la información de la dirección no se está cargando—las señales ALE debe ser conducido BAJO.
CE#	Entrada	Habilitación de chip: transfiere transferencias entre el sistema host y el dispositivo NAND Flash. Después de que el dispositivo esté ocupado o inicie una operación PROGRAMAR o BORRAR, CE# puede ser desestimado. Consulte “Operación del autobús” en la página 16 para obtener detalles operativos adicionales.
CLE	Entrada	Comando latch enable: Cuando CLE es ALTO, la información se transfiere desde E/S [7:0] al registro de comando en chip en el flanco ascendente de WE#. Cuando la información del comando no se está cargando, las señales CLE deben conducirse a BAJO.
CANDADO (SEGURO)	Entrada	Cuando LOCK es ALTO durante el encendido, la función BLOCK LOCK está habilitada. Para desactivar BLOCK LOCK, conecte LOCK a VSS durante el encendido o déjelo desconectado (desplegable interno).
REY#	Entrada	Habilitar lectura: Gates transfiere desde el dispositivo NAND Flash al sistema host.
NOSOTROS#	Entrada	Habilitación de escritura: Gates transfiere desde el sistema host al dispositivo NAND Flash.
WP#	Entrada	Protección contra escritura: Protege contra operaciones de PROGRAMACIÓN y BORRAR accidentales. Todo Las operaciones PROGRAM y ERASE están deshabilitadas cuando WP# es BAJO.
E/S[7:0] (x8) E/S[15:0] (x16)	I / O	Entradas/salidas de datos: direcciones de transferencia de señales de E/S bidireccionales, datos e instrucciones información. Los datos se envían solo durante las operaciones de LECTURA; en otras ocasiones la E/S las señales son entradas.
R/A#	Salida	Listo/ocupado: La señal de listo/ocupado es una salida activa-BAJA de drenaje abierto que usa un resistencia pull-up externa. La señal se utiliza para indicar cuando el chip está procesando un Operación PROGRAMAR o BORRAR. La señal también se utiliza durante las operaciones de LECTURA para indicar cuándo se están transfiriendo datos de la matriz al registro de datos en serie. Cuando estas operaciones se han completado, la señal de listo/ocupado vuelve a la alta impedancia estado.
VCC	Suministro	VCC: La bola VCC es la fuente de alimentación.
VSS	Suministro	VSS: La bola VSS es la conexión a tierra.

Algunas de las características de este estándar incluyen:

Descubrimiento: permite que el controlador Flash determine las características del componente Flash
Direccionamiento LUN: permite que el controlador active operaciones en componentes Flash de forma independiente
Intercalado: permite que el controlador sincronice las operaciones en un conjunto de componentes Flash
Almacenamiento en caché: permite que los datos fluyan hacia/desde el controlador independientemente de las operaciones de la matriz Flash
Copia de seguridad: permite que el componente Flash mueva datos de un bloque a otro sin la participación directa del controlador

Los principales proveedores de componentes SSD Flash en el mercado a principios de 2010 incluyen:

Hynix
Intel
micrón
SanDisk
Toshiba
Numonyx (ST Micro)
Samsung

Cada proveedor ofrece una variedad de capacidades, velocidades y características para diferenciarse de sus competidores.

Los diseñadores de sistemas realizan una serie de compensaciones cuando seleccionan un proveedor y un componente Flash particular para su producto SSD objetivo y mercado(s) objetivo.

Las compensaciones incluyen:

Programática – costo, cronograma, soporte, garantía y disponibilidad.
Técnico – rendimiento, potencia, opciones de paquete, funciones, escalabilidad y flexibilidad.
Otro – elementos comunes, compatibilidad, documentación, apoyo al desarrollo, pruebas y reputación.

En el proceso de selección de componentes Flash, el diseñador del sistema también realiza el mismo análisis para el controlador Flash y otras partes necesarias en el diseño SSD. Es un proceso iterativo para encontrar la combinación correcta de proveedores y componentes para cumplir mejor con los requisitos de un producto en particular.

Evolución de la tecnología

La próxima generación de componentes Flash está integrando más funcionalidad en el componente básico y ofrece una interfaz inteligente en lugar de un bus de memoria Flash estándar de tipo ONFI utilizado por los SSD en la actualidad.

Inicialmente, este enfoque permitirá acercar los componentes NAND Flash al bus del procesador host para productos como dispositivos móviles, ofreciendo una gran capacidad de almacenamiento y soporte para transmisión y grabación de datos de alta definición.

Para la PC, actualmente no existe un estándar "DIMM" para NAND Flash en la PC. es necesario Esto incluiría el tamaño del módulo, el conector, el tipo de bus, la gestión de errores y los controladores.

Guías relacionadas: