AMD ha annunciato che i suoi prossimi SoC adattivi Versal supporteranno nativamente le interfacce Universal Chiplet Interconnect Express (UCIe) 1.1. Questo standard industriale aperto, che Intel sta integrando anche in Diamond Rapids e Wildcat Lake , consente una comunicazione die-to-die a basso consumo e ad alta larghezza di banda, permettendo ai SoC adattivi AMD, co-confezionati, di interfacciarsi direttamente con chip specializzati. Questa transizione mira a superare i limiti ingegneristici dei SoC monolitici tradizionali, consentendo architetture modulari multi-die che riducono i tempi di sviluppo, minimizzano i costi di progettazione non ricorrenti e ottimizzano il consumo energetico e la latenza a livello di package.
Il lancio iniziale si concentrerà sulla serie AMD Versal RF , rendendola la prima serie di SoC adattivi a offrire connettività UCIe 1.1 nativa. L'architettura supporterà fino a quattro interfacce UCIe Standard Package (UCIe-SP) indipendenti e fino a due interfacce UCIe Advanced Package (UCIe-AP), con AMD che indica collegamenti UCIe-SP x16 fino a 16 GT/s e collegamenti UCIe-AP x64/x32 fino a 8 GT/s, per una larghezza di banda aggregata in-package di diversi terabit al secondo. Con l'evoluzione dei requisiti dei sistemi aziendali e embedded, AMD prevede di estendere il supporto UCIe ad altre famiglie di SoC adattivi, seguendo il percorso di integrazione in-package iniziato con le famiglie di memorie Versal Premium Gen 2.
I dispositivi della serie Versal RF integrano in un unico package convertitori di dati RF ad alta risoluzione, IP hardware dedicati per DSP, motori di intelligenza artificiale e logica programmabile. La piattaforma offre fino a 80 TOPS di potenza di calcolo DSP eterogenea, garantendo al contempo notevoli ottimizzazioni in termini di dimensioni, peso, consumo energetico e costi (SWAP-C) grazie al consolidamento delle funzionalità di più circuiti integrati discreti.
Sostituzione dei collegamenti a livello di scheda con chiplet integrati nel package.
L'integrazione nativa UCIe elimina la necessità di instradare segnali ad alta velocità attraverso circuiti stampati, sostituendo le interfacce serializzate a livello di scheda, come i transceiver GTM, con interconnessioni standardizzate in-package. Ciò consente agli ingegneri hardware di integrare strettamente i chip RF Versal con chiplet complementari specializzati, tra cui front-end analogici RF (AFE) di terze parti, acceleratori AI dedicati, CPU host, blocchi di calcolo GPU specializzati, moduli di sicurezza hardware personalizzati, processori di comunicazione, componenti ottici co-confezionati (CPO) e ASIC specifici per applicazioni.
Grazie alla possibilità di interoperabilità diretta tra chip di diversi fornitori e chip personalizzati, il supporto UCIe riduce la latenza di interconnessione, minimizza il consumo energetico complessivo e offre agli architetti di sistema la flessibilità di riutilizzare IP di chip collaudati. I chiplet di produzione con connettività UCIe 1.1 saranno disponibili su alcuni dispositivi della serie Versal RF nel quarto trimestre del 2027.
Amazon