AMD는 곧 출시될 Versal 적응형 SoC가 UCIe(Universal Chiplet Interconnect Express) 1.1 인터페이스를 기본적으로 지원할 것이라고 발표했습니다. 인텔 또한 Diamond Rapids 및 Wildcat Lake에 적용하고 있는 이 개방형 산업 표준은 저전력, 고대역폭의 다이 간 통신을 가능하게 하여, 함께 패키징된 AMD 적응형 SoC가 특수 실리콘과 직접 인터페이스할 수 있도록 합니다. 이러한 전환은 모듈형 멀티 다이 아키텍처를 구현함으로써 기존 단일 칩 SoC의 설계 제약을 극복하고, 개발 기간 단축, 비반복 엔지니어링 비용 절감, 패키지 수준의 전력 소비 및 지연 시간 최적화를 목표로 합니다.
초기 출시 대상은 AMD Versal RF 시리즈 로 , 이를 통해 AMD 포트폴리오에서 최초로 네이티브 UCIe 1.1 연결을 지원하는 적응형 SoC가 될 것입니다. 이 아키텍처는 최대 4개의 독립적인 UCIe 표준 패키지(UCIe-SP) 인터페이스와 최대 2개의 UCIe 고급 패키지(UCIe-AP) 인터페이스를 지원하며, AMD는 x16 UCIe-SP 링크의 최대 속도를 16 GT/s, x64/x32 UCIe-AP 링크의 최대 속도를 8 GT/s로 명시하여 패키지 내에서 수 테라비트/초의 총 대역폭을 제공합니다. 기업 및 임베디드 시스템 요구 사항이 발전함에 따라 AMD는 Versal Premium Gen 2 메모리 온 패키지 제품군 에서 시작한 패키지 통합 방식을 따라 추가적인 적응형 SoC 제품군으로 UCIe 지원을 확장할 계획입니다.
Versal RF 시리즈 디바이스는 고해상도 RF 데이터 변환기, DSP 전용 하드 IP, AI 엔진 및 프로그래밍 가능 로직을 하나의 패키지에 통합합니다. 이 플랫폼은 최대 80 TOPS의 이기종 DSP 컴퓨팅 성능을 제공하는 동시에 여러 개의 개별 IC의 기능적 풋프린트를 통합하여 크기, 무게, 전력 및 비용(SWAP-C)을 획기적으로 최적화합니다.
보드 레벨 링크를 패키지 내 칩렛으로 대체
UCIe 네이티브 통합을 통해 고속 신호를 인쇄 회로 기판을 통해 전송할 필요가 없어지며, GTM 트랜시버와 같은 기존의 보드 레벨 직렬화 인터페이스가 표준화된 패키지 내 인터커넥트로 대체됩니다. 이를 통해 하드웨어 엔지니어는 Versal RF 실리콘을 타사 RF 아날로그 프런트 엔드(AFE), 전용 AI 가속기, 호스트 CPU, 특수 GPU 컴퓨팅 블록, 맞춤형 하드웨어 보안 모듈, 통신 프로세서, 코패키지 광학(CPO) 및 애플리케이션별 ASIC을 포함한 특수 보조 칩렛과 긴밀하게 결합할 수 있습니다.
UCIe 지원은 다양한 공급업체의 실리콘과 맞춤형 실리콘 간의 직접적인 상호 운용성을 촉진하여 상호 연결 지연 시간을 줄이고 전체 전력 소모를 최소화하며 시스템 설계자에게 검증된 실리콘 IP를 재사용할 수 있는 유연성을 제공합니다. UCIe 1.1 연결 기능을 갖춘 양산 칩렛은 2027년 4분기에 일부 Versal RF 시리즈 장치에 탑재되어 출시될 예정입니다.
아마존