AMD heeft aangekondigd dat zijn aankomende Versal adaptieve SoC's native ondersteuning zullen bieden voor Universal Chiplet Interconnect Express (UCIe) 1.1-interfaces. Deze open industriestandaard, die Intel ook integreert in Diamond Rapids en Wildcat Lake , maakt energiezuinige communicatie met hoge bandbreedte tussen chips mogelijk, waardoor in co-packaged AMD adaptieve SoC's rechtstreeks kunnen communiceren met gespecialiseerde siliciumchips. Deze overgang is gericht op de technische beperkingen van traditionele monolithische SoC's door modulaire architecturen met meerdere chips mogelijk te maken. Dit verkort de ontwikkeltijd, verlaagt eenmalige engineeringkosten en optimaliseert het energieverbruik en de latentie op pakketniveau.
De eerste uitrol zal zich richten op de AMD Versal RF-serie , waarmee dit de eerste adaptieve SoC's in het portfolio zijn met native UCIe 1.1-connectiviteit. De architectuur biedt plaats aan maximaal vier onafhankelijke UCIe Standard Package (UCIe-SP)-interfaces en maximaal twee UCIe Advanced Package (UCIe-AP)-interfaces. AMD geeft aan dat de x16 UCIe-SP-links snelheden tot 16 GT/s halen en de x64/x32 UCIe-AP-links tot 8 GT/s, wat resulteert in een totale bandbreedte van meerdere terabits per seconde binnen de chip. Naarmate de eisen van enterprise- en embedded-systemen evolueren, is AMD van plan de UCIe-ondersteuning uit te breiden naar andere adaptieve SoC-families, in navolging van de integratie binnen de chip die is ingezet met de Versal Premium Gen 2 memory-on-package- chipfamilies.
De Versal RF Series-apparaten combineren RF-dataomzetters met hoge resolutie, specifieke hardware-IP voor DSP, AI-engines en programmeerbare logica in één compact pakket. Het platform biedt tot 80 TOPS aan heterogene DSP-rekenkracht en levert tegelijkertijd aanzienlijke optimalisaties op het gebied van omvang, gewicht, stroomverbruik en kosten (SWAP-C) door de functionele voetafdruk van meerdere afzonderlijke IC's te consolideren.
Vervanging van printplaatverbindingen door chiplets in de behuizing.
De native UCIe-integratie elimineert de noodzaak om hogesnelheidssignalen over printplaten te routeren en vervangt traditionele, op printplaatniveau geserialiseerde interfaces, zoals GTM-transceivers, door gestandaardiseerde interconnecties in de behuizing. Hierdoor kunnen hardware-engineers Versal RF-silicium nauw koppelen aan gespecialiseerde bijbehorende chiplets, waaronder analoge RF-front-ends (AFE's) van derden, dedicated AI-acceleratoren, host-CPU's, gespecialiseerde GPU-rekenblokken, aangepaste hardwarebeveiligingsmodules, communicatieprocessors, co-packaged optics (CPO) en applicatiespecifieke ASIC's.
Door directe interoperabiliteit tussen chips van verschillende leveranciers en op maat gemaakte chips mogelijk te maken, verlaagt UCIe-ondersteuning de latentie van interconnecties, minimaliseert het het totale stroomverbruik en biedt het systeemarchitecten de flexibiliteit om beproefde silicium-IP te hergebruiken. Chiplets met UCIe 1.1-connectiviteit zullen naar verwachting in het vierde kwartaal van 2027 beschikbaar komen op bepaalde apparaten uit de Versal RF-serie.
Amazon