AMD ogłosiło, że nadchodzące adaptacyjne układy SoC Versal będą natywnie obsługiwać interfejsy Universal Chiplet Interconnect Express (UCIe) 1.1. Ten otwarty standard branżowy, który Intel wdraża również w układach Diamond Rapids i Wildcat Lake , zapewnia energooszczędną i szerokopasmową komunikację między układami scalonymi, umożliwiając adaptacyjnym układom SoC AMD bezpośrednie połączenie ze specjalistycznymi układami scalonymi. To przejście eliminuje ograniczenia inżynieryjne tradycyjnych, monolitycznych układów SoC, umożliwiając modułowe, wielordzeniowe architektury, które skracają czas rozwoju, redukują jednorazowe koszty inżynieryjne oraz optymalizują zużycie energii i opóźnienia na poziomie pakietu.
Początkowe wdrożenie skupi się na serii AMD Versal RF , co czyni je pierwszymi adaptacyjnymi układami SoC w portfolio z natywną łącznością UCIe 1.1. Architektura będzie obsługiwać do czterech niezależnych interfejsów UCIe Standard Package (UCIe-SP) i do dwóch interfejsów UCIe Advanced Package (UCIe-AP). AMD deklaruje przepustowość łączy x16 UCIe-SP do 16 GT/s, a łączy x64/x32 UCIe-AP do 8 GT/s, co zapewni łączną przepustowość w pakiecie na poziomie wielu terabitów na sekundę. Wraz ze wzrostem wymagań systemów korporacyjnych i wbudowanych, AMD planuje rozszerzyć obsługę UCIe na kolejne rodziny adaptacyjnych układów SoC, podążając ścieżką integracji w pakiecie, zapoczątkowaną przez rodziny układów pamięci w pakiecie Versal Premium Gen 2.
Urządzenia z serii Versal RF konsolidują konwertery danych RF o wysokiej rozdzielczości, dedykowane twarde IP dla DSP, silniki AI oraz programowalną logikę w jednym pakiecie. Platforma zapewnia do 80 TOPS heterogenicznych obliczeń DSP, jednocześnie oferując znaczącą optymalizację pod względem rozmiaru, wagi, poboru mocy i kosztów (SWAP-C) poprzez konsolidację funkcjonalnej przestrzeni wielu dyskretnych układów scalonych.
Zastępowanie łączy na poziomie płyty układami scalonymi w obudowie
Natywna integracja UCIe eliminuje konieczność kierowania szybkich sygnałów przez płytki drukowane, zastępując starsze, serializowane interfejsy na poziomie płytki, takie jak transceivery GTM, standardowymi połączeniami w obudowie. Pozwala to inżynierom sprzętu na ścisłe łączenie układów scalonych Versal RF ze specjalistycznymi chipletami towarzyszącymi, w tym analogowymi układami RF (AFE) innych firm, dedykowanymi akceleratorami AI, procesorami hosta, specjalistycznymi blokami obliczeniowymi GPU, niestandardowymi sprzętowymi modułami bezpieczeństwa, procesorami komunikacyjnymi, optyką w obudowie (CPO) i układami ASIC dedykowanymi konkretnym aplikacjom.
Ułatwiając bezpośrednią interoperacyjność między układami scalonymi różnych dostawców i niestandardowymi, obsługa UCIe zmniejsza opóźnienia połączeń, minimalizuje całkowity pobór mocy i zapewnia architektom systemów elastyczność w ponownym wykorzystaniu sprawdzonego protokołu IP w układach scalonych. Chiplety produkcyjne z łącznością UCIe 1.1 mają być dostępne w wybranych urządzeniach Versal RF Series w czwartym kwartale 2027 roku.
Amazon