Spoločnosť Synopsys oznámila, že vydáva prvý kompletný balík duševného vlastníctva Compute Express Link (CXL) 4.0 v tomto odvetví. Portfólio kombinuje ovládač CXL, bezpečnostné moduly IDE, fyzickú vrstvu založenú na PCIe 7.0 a overovaciu IP adresu pre návrhárov systémov na čipe, ktorí budujú infraštruktúru umelej inteligencie. Overovací kus sa dodáva od decembra 2025, keď ho spoločnosť Synopsys označila za prvú komerčne dostupnú overovaciu IP adresu CXL 4.0; sadu dopĺňa ovládač, bezpečnostné moduly a PHY.
Toto oznámenie ukazuje širší posun v dizajne systémov umelej inteligencie. S rozširovaním veľkostí modelov a kontextových okien kapacita pamäte, šírka pásma a latencia prístupu čoraz viac obmedzujú výkon. Inferencia modelu vo veľkých jazykoch závisí od pohybu váh modelu, vyrovnávacích pamätí kľúč-hodnota a zdieľaného stavu medzi procesormi, akcelerátormi a pamäťou. Spoločnosť Goldman Sachs Research odhaduje, že globálna spotreba tokenov umelej inteligencie by sa do roku 2030 mohla zvýšiť 24-násobne a dosiahnuť približne 120 kvadriliónov tokenov mesačne.
CXL je navrhnutý tak, aby tieto požiadavky riešil prostredníctvom prepojenia koherentného s vyrovnávacou pamäťou, ktoré funguje cez fyzickú vrstvu PCI Express. Štandard umožňuje CPU, XPU, akcelerátorom a pamäťovým zariadeniam zdieľať zdroje a zároveň podporuje rozširovanie pamäte, združovanie a architektúry založené na tkaninách.
CXL 4.0 zdvojnásobuje šírku pásma
CXL 4.0 zvyšuje rýchlosť pripojenia na 128 GT/s, čo sa rovná šírke pásma PCIe 7.0. Spoločnosť Synopsys uvádza, že nová špecifikácia zachováva charakteristiky latencie CXL 3.x a zároveň zdvojnásobuje dostupnú šírku pásma systému.
Špecifikácia tiež pridáva možnosti balíka portov. Štyri linky x16 poskytujú celkovú šírku pásma viac ako 2 TB/s, zatiaľ čo osem liniek x16 prekračuje 4 TB/s. CXL 4.0 podporuje až štyri retimery a natívne šírky liniek x2, čím rozširuje možnosti pripojenia pre rackové systémy. Ďalším významným doplnkom v špecifikácii 2025 je spoľahlivosť s vylepšeniami RAS pamäte, ktoré zahŕňajú podrobné hlásenie udalostí, opravu po dodaní balíka a flexibilné šetrenie pamäte.
Tieto funkcie podporujú architektúry dezagregovaných výpočtov a pamätí. Spoločnosť Synopsys tvrdí, že odľahčenie vyrovnávacej pamäte kľúč-hodnota založené na CXL poskytuje tri až šesťnásobný výkon v porovnaní s alternatívami založenými na SSD s rýchlosťou 128 GT/s. Spoločnosť tiež uvádza latenciu načítania a použitia CXL.mem pod 200 nanosekúnd a pamäťové fondy škálovateľné na racku presahujúce 100 TB. Podľa spoločnosti Synopsys by tieto funkcie mohli znížiť náklady na inferenciu o 50 % až 100 % v závislosti od konfigurácie systému a pracovného zaťaženia.
Výzvy v oblasti dizajnu presahujú rámec ovládača
Implementácia CXL 4.0 si vyžaduje viac než len pridanie nového ovládača do SoC. Návrhári systémov umelej inteligencie musia podporovať viacero generácií CXL a zvládať rozdiely v kapacite pamäte, šírke pásma, dostupnosti a topológii systému. CXL 4.0 si zachováva spätnú kompatibilitu s predchádzajúcimi verziami, čo umožňuje novým návrhom využívať existujúcu infraštruktúru pri migrácii na rýchlejšie štruktúry.
Ďalším faktorom je bezpečnosť. Cloudové a multi-tenantné nasadenia umelej inteligencie vyžadujú overený a šifrovaný koherentný prístup k pamäti ukotvený v hardvérovom koreňovom základe dôvery. Spoločnosť Synopsys tvrdí, že jej implementácia IDE poskytuje túto ochranu bez pridania latencie na úrovni cyklu v režimoch skid CXL.cache a CXL.mem.
Trh s infraštruktúrou umelej inteligencie tiež vyvíja tlak na harmonogramy vývoja. Návrhári systémov sa zvyčajne musia prispôsobiť rýchlo sa meniacim architektúram akcelerátorov a požiadavkám na hyperškálovanie. Oneskorenia pri overovaní, testovaní interoperability alebo kvalifikácii fyzickej vrstvy môžu preto ovplyvniť celý harmonogram SoC.
Portfólio Synopsys CXL 4.0 IP
Radič Synopsys CXL podporuje CXL 4.0 s rýchlosťou 128 GT/s, spolu s CXL 3.x, 2.0 a 1.x. Zahŕňa balíkové porty, smerovanie na základe portov a 256-bajtový režim FLIT na zníženie latencie. Spoločnosť uvádza, že jedna licencia pokrýva podporované generácie CXL a zahŕňa aj záložný PCIe 7.0 bez potreby samostatnej IP licencie PCIe 7.0.
Bezpečnostné moduly IDE používajú šifrovanie a autentifikáciu AES-GCM a podporujú funkcie TSP a TDISP pre dôverné výpočty. Spoločnosť Synopsys tiež uvádza, že implementácia je navrhnutá pre certifikáciu FIPS 140-3.
Fyzická vrstva CXL je založená na overenom kremíkom PCIe 7.0 SerDes s rýchlosťou 128 GT/s. Spoločnosť Synopsys uvádza, že PHY je odolná pre procesné uzly od 5nm do 2nm a zahŕňa nízku toleranciu chvenia a nízkolatenciovú doprednú korekciu chýb.
Overovacia IP adresa je najstarším prvkom v balíku. Spoločnosť Synopsys ju predstavila v decembri 2025 ako prvú komerčne dostupnú CXL 4.0 VIP v tomto odvetví, ktorá podporuje plnú prenosovú rýchlosť 128 GT/s spolu s obmedzovaním I/O a zjednodušeným vyjednávaním portov a ponúka migračné cesty z CXL 3.0 a PCIe 7.0. Overovacie prostredie je určené na podporu testovania súladu a interoperability pred vyradením z prevádzky, čím sa znižuje riziko, že sa validácia štandardov stane úzkym hrdlom v neskoršej fáze vývoja.
Spoločnosť Synopsys umiestňuje jednotnú architektúru tak, aby podporovala migráciu CXL naprieč viacerými generáciami produktov. Spoločnosť uvádza viac ako 25 rokov vývoja PCIe, viac ako 3 800 úspešných návrhov PCIe a viac ako 170 dodaných ovládačov a fyzických jednotiek CXL. Podobný prístup k portfóliu zvolila aj pri iných AI tkaninách, vrátane Ultra Ethernet a UALink IP, ktoré predstavila pre akceleračné klastre.
Súčasť širšieho portfólia HPC IP
Ponuka CXL 4.0 je súčasťou širšieho portfólia vysokovýkonných výpočtových IP riešení spoločnosti Synopsys. Portfólio zahŕňa rozhrania IP pre CXL, PCIe, UCIe, UALink, Ultra Ethernet, ESUN a vysokorýchlostné ethernetové PHY s podporou prepojení 224G a 448G.
Zahŕňa tiež základné duševné vlastníctvo, ako je pamäť, logické knižnice a štandardné bunky pre pokročilé procesné uzly. Bezpečnostné komponenty zahŕňajú hardvérové korene dôvery, fyzicky neklonovateľné funkcie, postkvantovú kryptografiu, akcelerátory zabezpečenia a ochranu rozhraní vrátane PCIe a CXL IDE, IME, MACsec a UALinkSec.
Spoločnosť Synopsys tiež ponúka predintegrované IP subsystémy určené na zníženie množstva integrácie a overovania potrebného pre návrhy SoC XPU, akcelerátorov a hyperscalerov. Tieto komponenty sa spoločne zameriavajú na požiadavky na prepojenie, pamäť, bezpečnosť a výpočty infraštruktúry umelej inteligencie v rackových rozmeroch.
Amazonka