IBM introducerade en ny transistorarkitektur vid 0.7 nm-noden (7 Å), som de kallar branschens första halvledarteknik under 1 nm. Utvecklingen markerar en viktig milstolpe inom forskningen, då halvledartillverkare fortsätter att tänja på gränserna för traditionell transistorskalning.
Den experimentella tekniken integrerar nästan 100 miljarder transistorer på ett chip ungefär lika stort som en fingernagel, vilket nästan fördubblar transistortätheten hos IBMs 2nm-chipteknik som först presenterades 2021. Enligt IBM kan den nya designen leverera upp till 50 % högre prestanda eller upp till 70 % större energieffektivitet jämfört med deras 2nm-nodteknik, beroende på implementeringsmål.
I centrum för tillkännagivandet står en ny tredimensionell transistorarkitektur som kallas "nanostack", som IBM säger möjliggör logisk skalning under 1nm-generationen för första gången.
Ny 3D-nanostackarkitektur
Istället för att enbart förlita sig på konventionell transistorkrympning staplar och förskjuter IBMs nanostackarkitektur nanoskiktstransistorer vertikalt genom 3D-sekventiell integration. Denna metod ökar transistortätheten och gör det möjligt att integrera olika materialkombinationer i individuella lager, vilket möjliggör oberoende optimering av prestanda och effektegenskaper inom stacken.
IBM-forskare rapporterade framgångsrik experimentell validering av arkitekturen genom ultratunn dielektrisk bindning för CMOS-integration, demonstrationer av tvåkanalsteknik och driften av funktionella CMOS-inverterkretsar. Dessa resultat indikerar att arkitekturen kan tillverkas fysiskt och stödja beräkningsarbetsbelastningar.
Jay Gambetta, chef för IBM Research, karakteriserade utvecklingen som ett skifte i chipkonstruktionsmetoder snarare än en enkel transistorskalningsövning. Han noterade att arkitekturen möjliggör drift vid dimensioner som närmar sig atomära skalor samtidigt som den ger vinster i både prestanda och effektivitet.
SRAM-skalning för AI-arbetsbelastningar
I separat forskning som presenterades vid 2026 års symposium om VLSI-teknik och kretsar rapporterade IBM att nanostackarkitekturen uppnådde cirka 40 % SRAM-skalning. Förbättringar av minnestäthet blir allt viktigare för AI-acceleratorer och högpresterande datorsystem, där bandbredd och minneskapacitet ofta begränsar systemets totala prestanda.
SRAM-framsteg kan hjälpa konstruktörer att bygga effektivare processorer samtidigt som de möter de växande minnesbehoven från generativ AI, molninfrastruktur och dataintensiva arbetsbelastningar.
Utöka halvledarfärdplanen
Även om moderna processnoder inte längre mappas direkt till en specifik fysisk transistordimension, visar IBMs 0.7 nm-teknik en potentiell väg för fortsatt logisk skalning in i Ångström-eran. Företaget tror att nanostack-metoden skulle kunna stödja minst ytterligare ett decennium av transistorskalning utöver nuvarande banbrytande tekniker.
Forskningen genomfördes vid IBMs forskningscenter för halvledare i Albany, New York, i samarbete med industripartners. Anläggningen förväntas hysa ett litografisystem för hög numerisk apertur med extrem ultravioletta strålar (High NA EUV) från ASML, en teknik som anses avgörande för framtida processgenerationer. IBM och dess partners har redan rapporterat fungerande enheter tillverkade med High NA EUV-processer.
Produktionsutsikter
IBM fortsätter att positionera sig som en ledande organisation för halvledarforskning, med bidrag som spänner över kiselprocessteknik, AI-hårdvara och kvantberäkning. Företaget tillkännagav nyligen planer på att etablera Anderon, ett fristående kvantgjuteri inriktat på tillverkning av kvantwafers.
Medan 0.7 nm-tekniken fortfarande är en forskningsprestation, uppgav IBM att det tidigaste kommersiella införandet av nanostack-baserad tillverkning skulle kunna ske inom de kommande fem åren, vilket erbjuder en potentiell väg till halvledare i produktionsklass under 1 nm.
Amazon