AMD宣布，其即将推出的Versal自适应SoC将原生支持通用芯片互连高速（UCIe）1.1接口。这一开放的行业标准（英特尔也在Diamond Rapids和Wildcat Lake中采用了该标准）实现了低功耗、高带宽的芯片间通信，使采用共封装的AMD自适应SoC能够直接与专用芯片连接。这一转变旨在突破传统单芯片SoC的工程限制，实现模块化、多芯片架构，从而缩短开发周期、降低一次性工程成本，并优化封装级功耗和延迟。
首批支持 UCIe 1.1 的芯片将主要集中在AMD Versal RF 系列上，使其成为该产品组合中首批原生支持 UCIe 1.1 连接的自适应 SoC。该架构最多可容纳四个独立的 UCIe 标准封装 (UCIe-SP) 接口和两个 UCIe 高级封装 (UCIe-AP) 接口。AMD 表示，x16 UCIe-SP 链路的传输速率最高可达 16 GT/s，x64/x32 UCIe-AP 链路的传输速率最高可达 8 GT/s，从而实现数太比特每秒 (TB/s) 的封装内总带宽。随着企业和嵌入式系统需求的不断演变，AMD 计划将 UCIe 支持扩展到更多自适应 SoC 系列，延续其在Versal Premium Gen 2 封装内存芯片系列中开创的封装内集成模式。
Versal RF系列器件将高分辨率射频数据转换器、专用DSP硬IP、AI引擎和可编程逻辑集成到一个统一的封装中。该平台可提供高达80 TOPS的异构DSP计算能力，并通过整合多个分立IC的功能，显著优化尺寸、重量、功耗和成本（SWAP-C）。
用封装内芯片取代板级链路
原生 UCIe 集成无需在印刷电路板上布线高速信号，而是以标准化的封装内互连取代了传统的板级串行接口（例如 GTM 收发器）。这使得硬件工程师能够将 Versal RF 芯片与专用配套芯片紧密集成，这些配套芯片包括第三方射频模拟前端 (AFE)、专用 AI 加速器、主机 CPU、专用 GPU 计算模块、定制硬件安全模块、通信处理器、共封装光器件 (CPO) 和专用 ASIC。
通过促进多厂商和定制芯片之间的直接互操作性，UCIe 支持可降低互连延迟，最大限度地减少整体功耗，并为系统架构师提供重用成熟芯片 IP 的灵活性。配备 UCIe 1.1 连接的量产芯片计划于 2027 年第四季度在部分 Versal RF 系列器件上推出。
Amazon