AMD宣布，其即將推出的Versal自適應SoC將原生支援通用晶片互連高速（UCIe）1.1介面。這項開放的行業標準（英特爾也在Diamond Rapids和Wildcat Lake中採用了該標準）實現了低功耗、高頻寬的晶片間通信，使採用共封裝的AMD自適應SoC能夠直接與專用晶片連接。這項轉變旨在突破傳統單晶片SoC的工程限制，實現模組化、多晶片架構，從而縮短開發週期、降低一次性工程成本，並優化封裝級功耗和延遲。
首批支援 UCIe 1.1 的晶片將主要集中在AMD Versal RF 系列上，使其成為該產品組合中首批原生支援 UCIe 1.1 連接的自適應 SoC。此架構最多可容納四個獨立的 UCIe 標準封裝 (UCIe-SP) 介面和兩個 UCIe 高階封裝 (UCIe-AP) 介面。 AMD 表示，x16 UCIe-SP 連結的傳輸速率最高可達 16 GT/s，x64/x32 UCIe-AP 連結的傳輸速率最高可達 8 GT/s，從而實現數太位元每秒 (TB/s) 的封裝內總頻寬。隨著企業和嵌入式系統需求的不斷演變，AMD 計劃將 UCIe 支援擴展到更多自適應 SoC 系列，延續其在Versal Premium Gen 2 封裝記憶體晶片系列中開創的封裝內整合模式。
Versal RF系列裝置將高解析度射頻資料轉換器、專用DSP硬IP、AI引擎和可程式邏輯整合到一個統一的封裝中。該平台可提供高達80 TOPS的異構DSP運算能力，並透過整合多個分立IC的功能，顯著優化尺寸、重量、功耗和成本（SWAP-C）。
用封裝內晶片取代板級鏈路
原生 UCIe 整合無需在印刷電路板上佈線高速訊號，而是以標準化的封裝內互連取代了傳統的板級串行介面（例如 GTM 收發器）。這使得硬體工程師能夠將 Versal RF 晶片與專用配套晶片緊密整合，這些配套晶片包括第三方射頻模擬前端 (AFE)、專用 AI 加速器、主機 CPU、專用 GPU 運算模組、客製化硬體安全模組、通訊處理器、共封裝光元件 (CPO) 和專用 ASIC。
透過促進多廠商和客製化晶片之間的直接互通性，UCIe 支援可降低互連延遲，最大限度地減少整體功耗，並為系統架構師提供重複使用成熟晶片 IP 的靈活性。配備 UCIe 1.1 連接的量產晶片計畫於 2027 年第四季在部分 Versal RF 系列裝置上推出。
Amazon