Spoločnosť Synopsys certifikovala svoje digitálne a analógové EDA toky v procese A14 od spoločnosti TSMC a dokončila 64G UCIe IP tape-outy na 2nm a 3nm uzloch TSMC, čo sú dva dôležité míľniky v širšom súbore spoločných prác, ktoré spoločnosti oznámili v rámci ekosystému Open Innovation Platform od spoločnosti TSMC. Zvyšok užitočného zaťaženia zahŕňa toky návrhu agentickej umelej inteligencie v analógových, digitálnych a viacčipových nástrojoch Synopsys, spoločný návrh integrovaného regulátora napätia na puzdre CoWoS, spoločný fotonický a elektronický tok návrhu pre spoločne balenú optiku COUPE od spoločnosti TSMC a zoznam IP tape-outov na N2P, ktorý zahŕňa PCIe 7.0, HBM4, LPDDR6 a 224G Ethernet.
„Keďže systémy umelej inteligencie neustále rastú čo do rozsahu a komplexnosti, zákazníci požadujú overené duševné vlastníctvo, inteligentné dizajnové riešenia a pokročilé metódy balenia, ktoré bezproblémovo spolupracujú,“ povedal Michael Buehler-Garcia, senior viceprezident spoločnosti Synopsys. „Naše spoločné inovácie so spoločnosťou TSMC riešia kontinuum možností spoločného návrhu kremíkových čipov a systémov potrebných na urýchlenie vývoja systémov umelej inteligencie novej generácie a vysokovýkonných výpočtových systémov.“
A14 Certifikácia a postupy návrhu agentov
Certifikácia A14 zahŕňa implementáciu až po schválenie pre digitálne aj analógové toky, čo je to, čo konštrukčný tím potrebuje predtým, ako môže odovzdať výstup do uzla. Na analógovej strane spoločnosti Synopsys a TSMC pracujú na možnosti smerovania zariadení pre A14, čo Synopsys opisuje ako kľúčový míľnik pre pokročilú automatizáciu umiestňovania a smerovania analógových zariadení. Práca s agentickou umelou inteligenciou prebieha prostredníctvom troch nástrojov: Synopsys Custom Compiler urýchľuje migráciu do analógových obvodov, Fusion Compiler využíva analýzu s pomocou LLM na zvýšenie produktivity a nový tok kooptimalizácie plánu poschodia agentických čipov v platforme Synopsys 3DIC Compiler automatizuje plánovanie poschodí pre heterogénne návrhy viacerých čipov na puzdrách TSMC 3DFabric.
Dodávka energie a optika majú svoje vlastné cesty spoločného návrhu. Platforma 3DIC Compiler teraz umožňuje návrhárom spoločne navrhovať a simulovať integrované regulátory napätia na TSMC CoWoS v jednom prostredí, čo spoločnosť Synopsys prezentuje ako spôsob, ako zlepšiť energetickú účinnosť a integritu napájania vo viacčipových návrhoch, keďže balíky umelej inteligencie zvyšujú požiadavky na dodávku energie. V prípade spoločne balenej optiky majú obe spoločnosti integrovaný fotonický a elektronický proces spoločného návrhu pre technológiu COUPE od TSMC, ktorý zahŕňa implementáciu 3DIC, multifyzikálnu analýzu a optimalizáciu, takže zákazníci môžu vyvíjať a overovať architektúry optických prepojení v rámci viacčipového návrhu.
„Naša spolupráca s partnermi v ekosystéme Open Innovation Platform (OIP), ako je Synopsys, naďalej spĺňa rýchlo rastúce požiadavky na umelú inteligenciu a vysokovýkonné výpočty,“ povedal Aveek Sarkar, riaditeľ divízie Ecosystem and Alliance Management v spoločnosti TSMC. „Kombináciou certifikovaných riešení EDA a portfólia IP overených na kremíku od spoločnosti Synopsys s našimi najnovšími inováciami v oblasti procesov a balenia umožňujeme zákazníkom posúvať hranice výkonu, integrácie a energetickej účinnosti a formovať tak budúcnosť umelej inteligencie.“
UCIe Silicon a zoznam IP adries N2P
Na strane chiplet-to-chiplet spoločnosť Synopsys predviedla kremík UCIe-A 32G/40G na testovacom čipe TSMC N3P integrovanom s interpozerom CoWoS-S a nedávno dokončila 64G UCIe IP tape-outy na 2nm aj 3nm technológiách s integrovaným DFT pre viditeľnosť v systéme. Je to rovnaký štandard, ktorý spoločnosť AMD zabudováva do Versal RF pre chipletové linky, a 64 GT/s je najvyššia prenosová rýchlosť v špecifikácii UCIe 3.0.
V procese N2P spoločnosti TSMC spoločnosť Synopsys hlási míľniky v oblasti aktivácie IP a odinštalovania pások pre PCIe 7.0, HBM4, LPDDR6/5X/5, 224G Ethernet PHY, UCIe, OTP a IP pre monitorovanie procesov, napätia a teploty Silicon Lifecycle Management. Spoločnosť tiež rozšírila svoje overené kremíkom Foundation, MIPI a pamäťové IP pre N3P a N2P a vyvíja IP pre kompaktné procesy „C“ spoločnosti TSMC od 6nm do 3nm. IP CXL 4.0 s rýchlosťou 128 GT/s, o ktorom sme hovorili v auguste, je súčasťou tohto portfólia.
Amazonka