AMDは、Versal Premium Gen 2 Memory-on-Package（MoP）アダプティブSoCを発表しました。この新製品は、LPDDR5Xメモリをデバイスパッケージに直接統合することで、帯域幅を向上させつつ、基板の複雑さと設置面積を削減します。この新製品は、ネットワーク、物理AI、航空宇宙・防衛、計測機器、プロフェッショナルビデオシステムなど、電力とスペースの制約がある中で高いメモリスループットを必要とするアプリケーションを対象としています。
外部DRAMに依存する従来の設計とは異なり、Versal Premium Gen 2 MoPアーキテクチャは最大32GBのLPDDR5Xメモリをパッケージに統合し、最大288GB/sのメモリ帯域幅を提供します。AMDによると、このアプローチは同等の外部メモリ実装と比較して基板面積を最大60%削減し、高速メモリルーティングに伴う複雑さを大幅に軽減します。AMDは、外部メモリと組み合わせたモノリシックなVersal Premium Gen 2アダプティブSoCと比較して、Versal Premium Gen 2 MoP 2VP3622デバイスで測定した帯域幅とフットプリントの数値を算出しています。
統合メモリアーキテクチャは、従来の基板レベルのメモリ実装と比較して、帯域幅の向上、レイテンシの低減、および消費電力の削減を実現するように設計されています。外部LPDDR5Xレイアウトが不要になるため、設計者はPCB設計を簡素化し、検証要件を軽減し、開発サイクルを短縮できます。
エッジコンピューティングおよび小型組み込みシステム向けに設計されています。
AMDは、基板スペースが限られた小型組み込みシステムおよびエッジシステム向けにプラットフォームを提供しています。小型化により、EDSFFや3U VPXといった規格に対応した設計が可能になるだけでなく、厳しい熱的・機械的制約に直面することが多い通信および防衛プラットフォームもサポートします。
これらのデバイスは、最大64GT/sで動作するPCIe 6.0およびCXL 3.1ハードIPを統合しており、AMD EPYC CPUなどのプロセッサとの高速通信を可能にします。最大9,000Mb/sで動作するLPDDR5Xと組み合わせることで、このアーキテクチャはデータ集約型のワークロードをサポートすると同時に、システム設計者がCXLメモリプーリングおよび拡張技術を通じてメモリリソースを拡張できるようにします。
AMDは、長期ライフサイクル展開向けに、Versal Premium Gen 2 MoPファミリーは-40℃から110℃までの産業用動作温度範囲に対応し、15年以上の製品供給保証があると述べている。同社は、HBMではなくLPDDR5Xを使用することで、データセンター向けメモリ製品でよく見られる短いリフレッシュサイクルを回避でき、部品供給の問題によるハードウェアの再設計の可能性を低減できると指摘している。
統合セキュリティ
セキュリティ機能もプラットフォームに統合されています。PCIe 6.0で導入されたPCIe Integrity and Data Encryption（IDE）は、PCIeリンクを介して転送されるデータを保護し、統合されたDDRメモリ暗号化は、プログラマブルロジックリソースを消費することなくメモリに保存されたデータを保護します。これらのデバイスには、安全で高帯域幅の処理を実現する400G高速暗号化エンジンも搭載されています。
AMDは、主な設計目標として、メモリ帯域幅、物理的サイズ、消費電力、製品寿命といった従来のトレードオフを解消することを挙げている。同社によれば、メモリを適応型SoCパッケージに直接統合することで、顧客はボードレベルのエンジニアリング作業を削減し、導入を加速させながら、より高性能なシステムを構築できるという。
開発は、現在出荷中の標準Versal Premium Series Gen 2デバイスを使用し、既存のVivadoおよびVitis開発環境、互換性のあるIP、リファレンスデザインによってすぐに開始できます。AMDは、Versal Premium Gen 2 Memory-on-Packageデバイスのサンプル出荷を2026年末に開始し、量産出荷を2027年後半に予定しています。
Amazon