Společnost IBM na konferenci Hot Chips 2024 odhalila detaily architektury svého připravovaného procesoru IBM Telum II a akcelerátoru IBM Spyre. Tyto nové technologie jsou navrženy tak, aby výrazně škálovaly výpočetní kapacitu napříč mainframovými systémy IBM Z nové generace a umožnily akceleraci jak tradičních modelů umělé inteligence, tak i modelů umělé inteligence s velkými jazyky prostřednictvím nové metody ensemble. Vzhledem k tomu, že mnoho generativních projektů umělé inteligence využívajících modely s velkými jazyky (LLM) přechází z fáze proof-of-concept do produkčního prostředí, stala se poptávka podniků po energeticky úsporných, bezpečných a škálovatelných řešeních nejvyšší prioritou.
Podle výzkumu společnosti Morgan Stanley se očekává, že energetická náročnost generativní umělé inteligence v příštích několika letech vzroste o 75 % ročně, přičemž projekce naznačují, že spotřeba energie umělé inteligence by se do roku 2026 mohla vyrovnat spotřebě Španělska. To vedlo klienty IBM k tomu, aby upřednostňovali architektonická rozhodnutí, která podporují vhodně dimenzované základní modely a hybridní přístupy pro úlohy umělé inteligence již od návrhu.
Procesor IBM Telum II je navržen pro novou generaci systémů IBM Z. Vyznačuje se zvýšenou frekvencí, rozšířenou kapacitou paměti, 40% nárůstem mezipaměti a integrovaným jádrem akcelerátoru umělé inteligence. Nový procesor představuje koherentně připojenou jednotku pro zpracování dat (DPU) navrženou pro akceleraci komplexních I/O protokolů pro sítě a ukládání na mainframe. DPU zjednodušuje systémové operace a zvyšuje výkon hlavních komponent, díky čemuž je procesor Telum II vhodný pro podniková výpočetní řešení podporující LLM a komplexní transakční potřeby daného odvětví.
Procesor Telum II doplňuje IBM Spyre Accelerator, který poskytuje další výpočetní schopnosti umělé inteligence. Čipy Telum II a Spyre společně tvoří škálovatelnou architekturu, která podporuje metody modelování umělé inteligence v souborech – kombinuje více modelů strojového učení nebo hlubokého učení umělé inteligence s LLM kodérů. Tento přístup využívá silné stránky každé architektury modelu k dosažení přesnějších a robustnějších výsledků ve srovnání s jednotlivými modely. IBM Spyre Accelerator, představený jako náhled na konferenci Hot Chips 2024, bude k dispozici jako doplňková možnost. Je připojen pomocí 75wattového adaptéru PCIe a je škálovatelný tak, aby vyhovoval potřebám klienta.
Tina Tarquinio, viceprezidentka pro produktový management společností IBM Z a LinuxONE, zdůraznila závazek IBM držet krok s technologickými trendy, zejména s rostoucími požadavky na umělou inteligenci. Uvedla, že procesor Telum II a akcelerátor Spyre jsou navrženy tak, aby poskytovaly vysoce výkonná, bezpečná a energeticky úsporná řešení pro podnikové výpočetní systémy. Tyto inovace, které se vyvíjely po léta, budou představeny v platformě IBM Z nové generace, což klientům umožní využívat LLM a generativní umělou inteligenci ve velkém měřítku.
Procesor Telum II a akcelerátor IBM Spyre budou vyráběny dlouholetým partnerem IBM, společností Samsung Foundry, s využitím jejího vysoce výkonného a energeticky úsporného 5nm procesního uzlu. Tyto technologie společně podpoří řadu pokročilých případů užití řízených umělou inteligencí, jejichž cílem je odemknout obchodní hodnotu a vytvořit nové konkurenční výhody. Například vylepšené detekce podvodů v oblasti pojistných událostí na bydlení lze dosáhnout pomocí souborných modelů umělé inteligence, které kombinují LLM s tradičními neuronovými sítěmi. Pokročilá detekce podezřelých finančních aktivit může navíc pomoci podpořit dodržování regulačních požadavků a zmírnit riziko hospodářské kriminality. Zároveň mohou asistenti umělé inteligence urychlit životní cykly aplikací, přenášet znalosti a poskytovat vysvětlení a transformace kódu.
Procesor Telum II má disponovat osmi vysoce výkonnými jádry běžícími na frekvenci 5.5 GHz s 36 MB mezipaměti L2 na jádro a 40% nárůstem kapacity mezipaměti na čipu, celkem 360 MB. Virtuální mezipaměť úrovně 4 nabídne 2.88 GB na procesorovou zásuvku, což je o 40 % více než u předchozí generace. Integrovaný akcelerátor umělé inteligence umožňuje nízkolatenční a vysoce výkonné inferencování během transakcí s využitím umělé inteligence, což ve srovnání s minulou generací přináší čtyřnásobné zvýšení výpočetní kapacity na čip. Nová jednotka DPU pro akceleraci I/O (Inter-O Acceleration Unit DPU), integrovaná do čipu Telum II, je navíc navržena tak, aby zlepšila zpracování dat s 50% nárůstem hustoty I/O, čímž se zvyšuje celková efektivita a škálovatelnost IBM Z pro rozsáhlé úlohy s umělou inteligencí a datově náročné aplikace.
IBM Spyre Accelerator je účelový akcelerátor podnikové úrovně určený pro zpracování komplexních modelů umělé inteligence a generativních případů použití umělé inteligence. Disponuje až 1 TB paměti, rozdělené na osm karet v běžné zásuvce I/O, a podporuje úlohy modelů umělé inteligence v celém mainframu při spotřebě maximálně 75 W na kartu. Každý čip má 32 výpočetních jader s podporou datových typů int4, int8, fp8 a fp16, což umožňuje aplikace umělé inteligence s nízkou latencí i vysokou propustností.
Procesor Telum II bude pohánět platformy IBM Z a IBM LinuxONE nové generace a bude k dispozici v roce 2025. IBM Spyre Accelerator, který je v současné době ve fázi technické preview, by měl být k dispozici v roce 2025.
Amazon