A Sandisk concluiu a fabricação do primeiro chip de memória Flash de Alta Largura de Banda (HBF). A empresa o apresentou em um slide durante seu Dia do Investidor de 2026 , em 13 de agosto, sob o título "Roteiro HBF", ao lado do que o slide indica ser uma imagem real do chip. A segunda metade do slide aborda as primeiras amostras de produtos de inferência HBF: em breve, 2027.
A finalização do chip (tapeout) é um marco substancial em qualquer novo chip de silício. Significa que o projeto está concluído e definido para um conjunto de máscaras, o ponto em que uma arquitetura deixa de ser um esboço e passa a ser silício de fato. Mas também representa vários passos a menos para se tornar um produto. Os wafers precisam retornar da fábrica, o chip precisa atingir as especificações desejadas, o rendimento precisa subir para um nível economicamente viável e, em seguida, o chip precisa suportar o empilhamento em configurações de 8 e 16 chips de altura com um chip lógico e um controlador funcionando por baixo. Depois disso, vêm os testes de qualificação térmica e de resistência, o trabalho de software do acelerador para endereçar a memória e os ciclos de qualificação do cliente, que são realizados trimestralmente. A SanDisk está informando aos investidores que a primeira dessas etapas já foi concluída.
O que a SanDisk afirma que o HBF oferece
A tecnologia HBF utiliza memória NAND em vez de DRAM e a coloca em um encapsulamento semelhante ao HBM, próximo ao acelerador. De acordo com a ficha técnica da Sandisk sobre o HBF , a primeira geração tem como meta 512 GB por pilha, construída a partir de dezesseis chips de 256 Gb, com largura de banda de leitura de 1.6 TB/s. A Sandisk afirma que isso representa de 8 a 16 vezes a capacidade do HBM a um custo similar, em um encapsulamento que corresponde de perto ao tamanho, altura da pilha e perfil de consumo de energia do HBM4. Por ser NAND, é não volátil e não consome energia na atualização.
O roteiro descrito na ficha técnica vai além. Uma segunda geração visa mais de 2 TB/s e até 1 TB por pilha, com 0.8 vezes o consumo de energia da primeira geração, enquanto uma terceira ultrapassa 3.2 TB/s e chega a 1.5 TB por pilha, com 0.64 vezes o consumo de energia. A apresentação para investidores descreve claramente as cargas de trabalho-alvo: LLMs com mistura de especialistas, contextos longos e grandes caches KV, com a arquitetura desenvolvida com base em contribuições de grandes clientes de nuvem e IA.
A apresentação também descreve três implantações. O HBF pode complementar o HBM, preenchendo algumas posições da pilha em torno de uma xPU, enquanto o HBM mantém o restante. Ele pode substituir completamente as pilhas HBM em uma pegada semelhante. Ou pode operar desagregado, armazenando pesos de decodificação e cache KV, enquanto uma camada HBM menor atua como cache. Essa flexibilidade é mais importante do que parece, porque permite que o HBF ocupe um soquete sem exigir que um fornecedor de acelerador abandone o HBM.
Os números internos que a Sandisk exibe na tela
A Sandisk apresentou uma comparação da saída de tokens de inferência abrangendo uma GPU HBF, quatro GPUs HBF e oito GPUs HBM. A partir disso, a empresa extrai duas afirmações, ambas rotuladas como baseadas em testes internos. A primeira é uma eficiência de CAPEX de 8x, definida como a configuração mínima necessária para executar o modelo: uma GPU HBF contra oito GPUs HBM. A segunda é uma eficiência de GPU de 2x: quatro GPUs HBF entregando a mesma saída de tokens que oito GPUs HBM. A ficha técnica adiciona um resultado de simulação relacionado: a HBF alcançando uma precisão de 2.2% em relação à HBM de capacidade ilimitada ao ler pesos pré-treinados para o Llama 3.1 405B.
Esses são números de fornecedores em silício ainda não lançado, e o gráfico em questão não apresenta valores de tokens por segundo no eixo. Eles descrevem o conceito, no entanto: se um modelo couber em uma memória de oito a dezesseis vezes maior para a mesma largura de banda e aproximadamente a mesma potência, você precisa de menos aceleradores para armazená-lo, e os que você tiver passarão menos tempo ociosos.
Situação Atual da Linha do Tempo
Para fins de planejamento, duas declarações da Sandisk delimitam o cronograma. Em agosto de 2025 , a empresa afirmou que as primeiras amostras de HBF estavam previstas para o segundo semestre de 2026, com dispositivos de inferência de IA usando HBF esperados para o início de 2027. No Dia do Investidor de agosto de 2026, as primeiras amostras de produtos de inferência HBF foram listadas como chegando em breve, em 2027. Os cronogramas para novas classes de memória se consolidam à medida que os projetos se tornam silício, e as plataformas de primeira geração ao longo deste ciclo foram adiadas conforme as exigências de qualificação se tornam evidentes. O tapeout, no entanto, é a prova de que o HBF está progredindo.
A parte do ecossistema está mais avançada do que a do silício.
O trabalho de padronização está avançando mais rápido do que o produto. Em 3 de agosto, a Sandisk e a SK hynix lançaram a primeira especificação técnica do HBF por meio do Open Compute Project, seis meses após a formação do consórcio, com a participação do Google e da Tensorrent. Nós abordamos essa especificação e o que ela define quando foi lançada. Jim Keller, da Tensorrent, foi nomeado membro do conselho consultivo técnico no evento.
A SK hynix, coautora da especificação e que apresentou sua própria proposta de memória em camadas na FMS 2026 , é a outra parte responsável por determinar se isso se tornará um padrão ou um produto de fornecedor único. Por enquanto, a Sandisk tem um chip finalizado, uma especificação pública e uma data prevista para o lançamento de amostras em 2027. O próximo ponto crucial é a obtenção de silício que atenda aos requisitos, o que virá de um relatório da fábrica, sobre o qual esperamos que a Sandisk fale mais em breve.
Amazon