IBM hat eine neue Transistorarchitektur im 0.7-nm-Knoten (7 Ångström) vorgestellt, die das Unternehmen als branchenweit erste Halbleitertechnologie unter 1 nm bezeichnet. Diese Entwicklung stellt einen bedeutenden Meilenstein in der Forschung dar, da Halbleiterhersteller die Grenzen der traditionellen Transistorverkleinerung kontinuierlich erweitern.
Die experimentelle Technologie integriert fast 100 Milliarden Transistoren auf einem Chip von der Größe eines Fingernagels und verdoppelt damit nahezu die Transistordichte der 2-nm-Chiptechnologie von IBM, die erstmals 2021 vorgestellt wurde. Laut IBM könnte das neue Design je nach Implementierungszielen eine bis zu 50 % höhere Leistung oder eine bis zu 70 % höhere Energieeffizienz im Vergleich zur 2-nm-Technologie bieten.
Im Mittelpunkt der Ankündigung steht eine neue dreidimensionale Transistorarchitektur namens „Nanostack“, die laut IBM erstmals eine Logikskalierung unterhalb der 1-nm-Generation ermöglicht.
Neue 3D-Nanostapelarchitektur
Anstatt sich ausschließlich auf die herkömmliche Transistorverkleinerung zu verlassen, stapelt und versetzt IBMs Nanostack-Architektur Nanosheet-Transistoren durch sequentielle 3D-Integration. Dieser Ansatz erhöht die Transistordichte und ermöglicht die Integration unterschiedlicher Materialkombinationen in einzelne Schichten, wodurch die Leistungs- und Energiecharakteristika innerhalb des Stapels unabhängig optimiert werden können.
IBM-Forscher berichteten über die erfolgreiche experimentelle Validierung der Architektur mittels ultradünner dielektrischer Bondierung für die CMOS-Integration, Demonstrationen der Zweikanaltechnik und den Betrieb funktionsfähiger CMOS-Inverterschaltungen. Diese Ergebnisse zeigen, dass die Architektur realisierbar ist und Rechenlasten bewältigen kann.
Jay Gambetta, Forschungsdirektor bei IBM, bezeichnete die Entwicklung als einen Wandel in den Chipfertigungsmethoden und nicht als einfache Transistorverkleinerung. Er merkte an, dass die Architektur den Betrieb in Dimensionen nahe der atomaren Größenordnung ermöglicht und gleichzeitig Leistungs- und Effizienzsteigerungen bietet.
SRAM-Skalierung für KI-Workloads
In einer separaten Studie, die auf dem Symposium über VLSI-Technologie und -Schaltungen 2026 vorgestellt wurde, berichtete IBM, dass die Nanostack-Architektur eine Skalierung von etwa 40 % des SRAM-Speichers ermöglichte. Verbesserungen der Speicherdichte gewinnen zunehmend an Bedeutung für KI-Beschleuniger und Hochleistungsrechnersysteme, da Bandbreite und Speicherkapazität häufig die Gesamtleistung des Systems begrenzen.
Fortschritte bei SRAM könnten Entwicklern helfen, effizientere Prozessoren zu bauen und gleichzeitig den wachsenden Speicherbedarf von generativer KI, Cloud-Infrastruktur und datenintensiven Workloads zu decken.
Erweiterung der Halbleiter-Roadmap
Obwohl moderne Prozessknoten nicht mehr direkt einer bestimmten physikalischen Transistorgröße entsprechen, zeigt IBMs 0.7-nm-Technologie einen möglichen Weg für die weitere Skalierung der Logikschaltungen bis in den Angström-Bereich auf. Das Unternehmen ist überzeugt, dass der Nanostack-Ansatz die Transistor-Skalierung über die derzeitigen Spitzentechnologien hinaus für mindestens ein weiteres Jahrzehnt ermöglichen könnte.
Die Forschung wurde im Halbleiterforschungszentrum von IBM in Albany, New York, in Zusammenarbeit mit Industriepartnern durchgeführt. Die Einrichtung wird voraussichtlich ein High-NA-EUV-Lithographiesystem (High-NA-EUV) von ASML beherbergen – eine Technologie, die als entscheidend für zukünftige Prozessgenerationen gilt. IBM und seine Partner haben bereits über funktionierende Bauelemente berichtet, die mit High-NA-EUV-Prozessen hergestellt wurden.
Produktionsausblick
IBM positioniert sich weiterhin als führendes Forschungsunternehmen im Halbleiterbereich mit Beiträgen zu Siliziumprozesstechnologie, KI-Hardware und Quantencomputing. Das Unternehmen kündigte kürzlich Pläne zur Gründung von Anderon an, einer eigenständigen Quantenfabrik, die sich auf die Herstellung von Quantenwafern spezialisiert hat.
Während die 0.7-nm-Technologie noch eine Errungenschaft der Forschung ist, erklärte IBM, dass die früheste kommerzielle Anwendung der auf Nanostapeln basierenden Fertigung innerhalb der nächsten fünf Jahre erfolgen könnte, was einen potenziellen Weg zu produktionsreifen Sub-1-nm-Halbleitern bietet.
Amazon