IBM presentó una nueva arquitectura de transistores en el nodo de 0.7 nm (7 angstroms), que denomina la primera tecnología de semiconductores sub-1 nm de la industria. Este desarrollo representa un hito importante en la investigación, ya que los fabricantes de semiconductores siguen superando los límites de la miniaturización tradicional de transistores.
Esta tecnología experimental integra cerca de 100 mil millones de transistores en un chip del tamaño aproximado de una uña, lo que prácticamente duplica la densidad de transistores de la tecnología de chips de 2 nm de IBM, presentada por primera vez en 2021. Según IBM, el nuevo diseño podría ofrecer un rendimiento hasta un 50 % superior o una eficiencia energética hasta un 70 % mayor en comparación con su tecnología de nodo de 2 nm, dependiendo de los objetivos de implementación.
El elemento central del anuncio es una nueva arquitectura de transistores tridimensional llamada "nanostack", que según IBM permite, por primera vez, la miniaturización lógica por debajo de la generación de 1 nm.
Nueva arquitectura de nanoapilamiento 3D
En lugar de depender únicamente de la miniaturización convencional de transistores, la arquitectura nanostack de IBM apila y escalona verticalmente transistores de nanohojas mediante integración secuencial 3D. Este enfoque aumenta la densidad de transistores y permite incorporar diferentes combinaciones de materiales en capas individuales, lo que posibilita la optimización independiente del rendimiento y las características de consumo energético dentro de la pila.
Investigadores de IBM informaron de la validación experimental exitosa de la arquitectura mediante la unión dieléctrica ultrafina para la integración CMOS, demostraciones de ingeniería de doble canal y el funcionamiento de circuitos inversores CMOS funcionales. Estos resultados indican que la arquitectura puede fabricarse físicamente y soportar cargas de trabajo computacionales.
Jay Gambetta, director de IBM Research, describió el desarrollo como un cambio en los métodos de construcción de chips, más que como un simple escalado de transistores. Señaló que la arquitectura permite operar en dimensiones cercanas a la escala atómica, a la vez que ofrece mejoras tanto en rendimiento como en eficiencia.
Escalado de SRAM para cargas de trabajo de IA
En una investigación independiente presentada en el Simposio de 2026 sobre Tecnología y Circuitos VLSI, IBM informó que la arquitectura nanostack logró una escalabilidad de SRAM de aproximadamente el 40 %. Las mejoras en la densidad de memoria son cada vez más importantes para los aceleradores de IA y los sistemas de computación de alto rendimiento, donde el ancho de banda y la capacidad de memoria suelen limitar el rendimiento general del sistema.
Los avances en la memoria SRAM podrían ayudar a los diseñadores a construir procesadores más eficientes, al tiempo que satisfacen las crecientes demandas de memoria de la IA generativa, la infraestructura en la nube y las cargas de trabajo con uso intensivo de datos.
Ampliación de la hoja de ruta de semiconductores
Aunque los nodos de proceso modernos ya no se corresponden directamente con una dimensión física específica del transistor, la tecnología de 0.7 nm de IBM demuestra una vía potencial para la continua miniaturización de la lógica en la era del angstrom. La compañía cree que el enfoque de nanoapilamiento podría permitir al menos otra década de miniaturización de transistores más allá de las tecnologías de vanguardia actuales.
La investigación se llevó a cabo en el centro de investigación de semiconductores de IBM en Albany, Nueva York, en colaboración con socios de la industria. Se prevé que las instalaciones alberguen un sistema de litografía ultravioleta extrema de alta apertura numérica (High NA EUV) de ASML, una tecnología considerada fundamental para las futuras generaciones de procesos. IBM y sus socios ya han informado sobre dispositivos funcionales fabricados mediante procesos High NA EUV.
Perspectivas de producción
IBM continúa posicionándose como una organización líder en investigación de semiconductores, con contribuciones que abarcan la tecnología de procesamiento de silicio, el hardware de IA y la computación cuántica. La compañía anunció recientemente sus planes para establecer Anderon, una fundición cuántica independiente centrada en la fabricación de obleas cuánticas.
Si bien la tecnología de 0.7 nm sigue siendo un logro de investigación, IBM afirmó que la adopción comercial más temprana de la fabricación basada en nanoestructuras podría producirse en los próximos cinco años, lo que ofrece una vía potencial hacia semiconductores de menos de 1 nm de clase de producción.
Amazon