AMD ha annunciato che il suo processore EPYC di nuova generazione, nome in codice "Venice", è entrato in produzione con il processo a 2 nm di TSMC a Taiwan. L'azienda prevede inoltre di espandere la produzione presso lo stabilimento TSMC in Arizona, segnalando una strategia più ampia volta a diversificare la propria capacità di produzione di processori avanzati e ad aumentare la fornitura per le implementazioni cloud e di intelligenza artificiale.
"Venice" si posiziona come il primo processore di classe HPC a essere implementato sul nodo a 2 nm di TSMC. Il passaggio ai 2 nm dovrebbe migliorare le prestazioni per watt e la densità dei transistor, entrambi fattori critici per gli operatori dei data center che devono affrontare vincoli di alimentazione e raffreddamento. AMD ha inquadrato questo traguardo nell'ambito della sua roadmap EPYC in corso, con l'obiettivo di consentire una maggiore densità di core, una migliore efficienza e una maggiore integrazione tra i sottosistemi di calcolo.
Si prevede inoltre che Venice introduca il nuovo socket SP7, una piattaforma fisicamente più grande rispetto al precedente SP5, progettata per ospitare una maggiore potenza di alimentazione, canali di memoria aggiuntivi e una larghezza di banda I/O ampliata per supportare un numero di core per socket significativamente superiore.
Il ruolo della CPU si espande con l'intelligenza artificiale e l'orchestrazione dei data center.
AMD ha sottolineato che le CPU rimangono centrali nelle moderne infrastrutture di intelligenza artificiale, anche se gli acceleratori si occupano dell'addestramento e dell'inferenza dei modelli. Negli ambienti di produzione, le CPU orchestrano le pipeline di dati, gestiscono gli stack di archiviazione e di rete, garantiscono la sicurezza e coordinano i carichi di lavoro distribuiti. Con l'evoluzione dell'IA verso flussi di lavoro agentici più complessi, queste responsabilità si ampliano, imponendo ulteriori esigenze in termini di prestazioni della CPU, larghezza di banda della memoria e I/O.
L'avvio della produzione del processore "Venice" si allinea a questa evoluzione. Sfruttando il processo produttivo a 2 nm, AMD punta a ottenere miglioramenti in termini di efficienza e throughput a supporto di cluster AI su larga scala e carichi di lavoro aziendali e HPC tradizionali. L'azienda continua a registrare una forte crescita nell'adozione di EPYC in ambienti hyperscale e aziendali, dove il consolidamento e l'efficienza energetica rimangono criteri di acquisto fondamentali.
Strategia di produzione e partnership con TSMC
La produzione iniziale a Taiwan sarà seguita da un graduale aumento della produzione nello stabilimento TSMC in Arizona, a testimonianza dell'impegno di AMD nel bilanciare la produzione all'avanguardia con la resilienza geografica. Questo approccio è sempre più rilevante per gli acquirenti aziendali, considerate le considerazioni relative alla catena di approvvigionamento e alla normativa in materia di approvvigionamento di infrastrutture per data center.
AMD e TSMC continuano a collaborare sulle tecnologie di processo e di packaging. Oltre al nodo a 2 nm, AMD sta sfruttando tecnologie di packaging avanzate, tra cui SoIC-X e CoWoS-L, in tutto il suo portfolio di soluzioni per data center e intelligenza artificiale. Queste tecnologie consentono interconnessioni a banda più elevata e una maggiore integrazione tra die di calcolo, memoria e acceleratori, requisiti ormai standard per le piattaforme ottimizzate per l'IA.
Prospettive di sviluppo con “Verano”
Guardando al futuro, AMD prevede di estendere l'utilizzo della tecnologia a 2 nm di TSMC con "Verano", identificato come un processore EPYC di sesta generazione. Si prevede che Verano offrirà miglioramenti in termini di prestazioni per dollaro e per watt, con ottimizzazioni di progettazione per carichi di lavoro cloud e di intelligenza artificiale. AMD ha inoltre indicato il supporto per tecnologie di memoria avanzate, tra cui LPDDR, che potrebbero migliorare l'efficienza energetica e la larghezza di banda della memoria nelle implementazioni su larga scala.
Si prevede che Verano adotterà il nuovo socket SP8, successore dell'attuale SP6, e si rivolge a un segmento di consumo energetico più convenzionale. L'SP8 è pensato per implementazioni server di fascia media e entry-level, mantenendo un profilo termico più familiare pur beneficiando del passaggio al processo produttivo a 2 nm, dell'I/O di nuova generazione e del supporto aggiornato per la memoria. La strategia a due socket offre ad AMD una copertura più ampia nell'intero stack del data center, con l'SP7 che soddisfa i requisiti di massime prestazioni e l'SP8 che supporta architetture aziendali e edge a basso consumo e a basso costo.
La rampa di produzione di Venice e la roadmap di Verano sottolineano il continuo investimento di AMD nell'innovazione delle CPU come elemento fondamentale dell'infrastruttura per l'intelligenza artificiale. Sebbene GPU e acceleratori dominino i titoli dei giornali, la CPU rimane un piano di controllo critico per il trasferimento dei dati e l'orchestrazione del sistema. I progressi nei processi e nel packaging influenzeranno direttamente l'efficienza con cui i data center di prossima generazione scaleranno le risorse di calcolo, archiviazione e rete.
Con l'entrata in produzione di Venice, Verano all'orizzonte e due nuovi socket che ridefiniscono il panorama delle piattaforme, il segmento dei processori si prepara a un periodo particolarmente dinamico. Attendiamo con interesse le novità che AMD ci riserverà all'evento AMD Advancing AI 2026, dove si prevede che la prossima fase di questa roadmap verrà delineata con maggiore chiarezza.
Amazon