Samsung nutzte die Konferenz „Future of Memory and Storage (FMS) 2026“, um seine neuesten Speichertechnologien für künstliche Intelligenz und Hochleistungsrechnen vorzustellen. Das Unternehmen hob Entwicklungen in den Bereichen DRAM, NAND, Enterprise-Speicher, fortschrittliche Gehäusetechnologien und Halbleiterfertigung hervor.
Samsungs Eröffnungs-Keynote mit dem Titel „Die Welle der KI-Revolution antreiben: 3D-Innovationen in der Speicherarchitektur“ konzentrierte sich auf den Einsatz dreidimensionaler Speicherstrukturen zur Verbesserung von Systemleistung, Energieeffizienz und Wärmemanagement. Jin-Yub Lee, Executive Vice President und Leiter des Bereichs Flash-Produkte und -Technologien, sowie Kyungryun Kim, Vice President und Projektleiter des DRAM-Designteams, stellten die Roadmap des Unternehmens für zukünftige Speicherarchitekturen vor.
Das Unternehmen präsentierte rund 30 Technologien in einem Stand, der einem KI-Cloud-Server nachempfunden war. Zu den wichtigsten Vorführungen gehörten Konzeptmodelle für zHBM und zNAND-O, V10 Bonding V-NAND, HBM4E, HBM5, LPDDR5X-PIM sowie Enterprise-SSD-Plattformen wie PM1763 und BM1773.
zHBM integriert Speicher direkt über KI-Beschleunigern
Samsung präsentierte zHBM als zukünftige Speicherarchitektur mit hoher Bandbreite, bei der HBM-Speicher direkt über einem KI-Beschleuniger vertikal gestapelt ist. Dies unterscheidet sich von herkömmlichen Designs, bei denen die HBM-Bausteine neben dem Prozessor positioniert sind.
Durch die Platzierung des Speichers näher am Beschleuniger wird der Datenweg verkürzt. Samsung erklärte, dieser Ansatz ziele darauf ab, die Bandbreite zu erhöhen, den Stromverbrauch zu senken und den Datentransferbedarf für umfangreiches KI-Training und -Inferenz zu decken.
Laut dem Unternehmen könnte ein Schnittstellensystem mit zHBM die etwa achtfache Leistung von HBM5 erreichen. Die Architektur soll eine mehr als zehnfach höhere Speicherdichte als HBM5, eine dreimal höhere Energieeffizienz und einen um mehr als 50 % reduzierten Wärmewiderstand bieten.
zHBM ist so konzipiert, dass es kundenspezifische Konfigurationen unterstützt. Kundenspezifisches geistiges Eigentum kann in die Zwischenschicht zwischen Speicherstapel und KI-Beschleuniger integriert werden, sodass Systementwickler Kapazität und Beschleunigerfunktionalität an spezifische Arbeitslasten anpassen können.
zNAND-O zielt auf Edge-KI-Workloads ab
Samsung hat zNAND-O vorgestellt, ein leistungsstarkes NAND-Konzept, das auf der V-NAND-Technologie des Unternehmens basiert. Die Architektur ist in vier- und achtlagigen Konfigurationen verfügbar und wurde entwickelt, um die Speichereffizienz, die I/O-Leistung und die Latenz zu verbessern.
Das Unternehmen positionierte zNAND-O für Edge-KI-Systeme, die große Datensätze mit minimaler Verzögerung verarbeiten. Durch die Verbesserung der lokalen Speicherleistung könnte die Architektur Echtzeitanwendungen unterstützen, bei denen Daten nicht immer zur Verarbeitung in ein zentrales Rechenzentrum übertragen werden können.
V10 BV-NAND geht über 400 Schichten hinaus
Samsung hat V10 BV-NAND vorgestellt, eine Bonding-V-NAND-Architektur, die als Branchenneuheit Wafer-Bonding-Technologie zum Stapeln von Speicherzellen nutzt. Die Architektur stapelt mehr als 400 Schichten – die höchste Anzahl, die Samsung bisher für seine V-NAND-Produktlinie bekannt gegeben hat.
Samsung gab an, dass V10 BV-NAND die Speicherdichte im Vergleich zu V9 um etwa 58 % erhöht. Neben der Kapazitätserhöhung zielt die Architektur darauf ab, die Lese-, Schreib- und E/A-Leistung zu verbessern und gleichzeitig den Energieverbrauch zu senken.
Die Ankündigung erfolgt 13 Jahre, nachdem Samsung auf dem Flash Memory Summit 2013 die branchenweit erste V-NAND-Technologie vorgestellt hat. Das Unternehmen zielt mit V10 BV-NAND auf die Entwicklung von Hochleistungsspeichern mit hoher Kapazität für zukünftige KI-Systeme und andere datenintensive Anwendungen ab.
HBM4E, HBM5 und LPDDR5X-PIM erweitern das KI-Speicherportfolio
Samsung präsentierte HBM4E-Muster und ein HBM5-Modell als Teil seiner Roadmap für KI-Beschleuniger der nächsten Generation. Das Unternehmen startete im Februar die branchenweit erste Massenproduktion von HBM4, basierend auf seinen 1c-DRAM- und 4-nm-Basis-Die-Technologien, und lieferte im Mai als erstes Unternehmen HBM4E-Muster an Kunden weltweit aus.
Das Unternehmen präsentierte außerdem LPDDR5X-PIM, den branchenweit ersten LPDDR-Speicher mit In-Memory-Technologie. Das Design führt ausgewählte Datenverarbeitungsoperationen direkt im Speicher durch und reduziert so den Datenaustausch zwischen Speicher und Prozessor. Dies kann die Effizienz steigern und den Stromverbrauch bei geeigneten Arbeitslasten senken.
Samsungs Enterprise-Speicherdemonstrationen umfassten den PCIe Gen6 PM1763, der im Juli in die Serienproduktion ging , und den BM1773. Beide sind darauf ausgelegt, den wachsenden Speicherbedarf von KI-Rechenzentren zu decken. Diese Produkte ergänzen die Speicher-Roadmap des Unternehmens, indem sie die hohen Kapazitäts- und Leistungsanforderungen von KI-Trainingsdaten, Modell-Repositories und Inferenz-Workloads erfüllen.
Samsung fördert die Entwicklung einer integrierten KI-Infrastruktur
Samsung positionierte sich als einziger integrierter Gerätehersteller mit Kompetenzen in den Bereichen Speicher, Halbleiterfertigung und fortschrittliche Gehäusefertigung und präsentierte diese Kombination als Komplettlösung für die Entwicklung von KI-Halbleitern. Das integrierte Modell umfasst Produktdesign, Halbleiterfertigung, Gehäusefertigung und Massenproduktion.
Dieser Ansatz zielt darauf ab, die Anzahl der Entwicklungsstufen zwischen Design und Produktion zu reduzieren und gleichzeitig eine engere Abstimmung zwischen Speicher-, Verarbeitungs- und Gehäusetechnologien zu ermöglichen. Laut Samsung kann dies Kunden helfen, Entwicklungszyklen zu verkürzen und Leistung sowie Energieeffizienz für spezialisierte KI-Systeme zu optimieren.
Amazon