AMD anunció que su procesador EPYC de próxima generación, con nombre en clave "Venice", ha entrado en producción en el proceso de 2 nm de TSMC en Taiwán. La compañía también planea expandir la fabricación en la planta de TSMC en Arizona, lo que indica una estrategia más amplia para diversificar su capacidad de nodos avanzados y aumentar el suministro para implementaciones en la nube e inteligencia artificial.
El procesador “Venice” se posiciona como el primer procesador de clase HPC en implementarse en el nodo de 2 nm de TSMC. Se espera que la transición a 2 nm mejore el rendimiento por vatio y la densidad de transistores, ambos aspectos cruciales para los operadores de centros de datos que enfrentan limitaciones de energía y refrigeración. AMD presentó este hito como parte de la ejecución de su hoja de ruta EPYC, con el objetivo de lograr una mayor densidad de núcleos, una eficiencia mejorada y una integración más estrecha entre los subsistemas de computación.
También se espera que Venice presente el nuevo zócalo SP7, una plataforma físicamente más grande que la SP5 saliente, diseñada para admitir una mayor potencia de suministro, canales de memoria adicionales y un ancho de banda de E/S ampliado para admitir un número significativamente mayor de núcleos por zócalo.
El rol de la CPU se amplía con la IA y la orquestación de centros de datos.
AMD destacó que las CPU siguen siendo fundamentales para la infraestructura de IA moderna, incluso cuando los aceleradores se encargan del entrenamiento y la inferencia de modelos. En entornos de producción, las CPU orquestan los flujos de datos, administran el almacenamiento y las redes, garantizan la seguridad y coordinan las cargas de trabajo distribuidas. A medida que la IA evoluciona hacia flujos de trabajo más complejos, estas responsabilidades se amplían, lo que genera mayores exigencias en el rendimiento de la CPU, el ancho de banda de la memoria y las operaciones de entrada/salida.
La plataforma “Venice” se alinea con este cambio. Al aprovechar el proceso de 2 nm, AMD busca mejoras en la eficiencia y el rendimiento que respalden los clústeres de IA a gran escala y las cargas de trabajo empresariales y de computación de alto rendimiento (HPC) tradicionales. La compañía sigue observando un impulso en la adopción de EPYC en entornos hiperescalables y empresariales, donde la consolidación y la eficiencia energética siguen siendo criterios de compra clave.
Estrategia de fabricación y alianza con TSMC
La producción inicial en Taiwán irá seguida de un aumento gradual de la producción en la planta de TSMC en Arizona, lo que refleja el esfuerzo de AMD por equilibrar la fabricación de vanguardia con la resiliencia geográfica. Este enfoque cobra cada vez más relevancia para los compradores empresariales, dadas las consideraciones regulatorias y de la cadena de suministro en la adquisición de infraestructura para centros de datos.
AMD y TSMC continúan colaborando en tecnologías de proceso y empaquetado. Además del nodo de 2 nm, AMD está aprovechando tecnologías de empaquetado avanzadas, como SoIC-X y CoWoS-L, en toda su cartera de productos para centros de datos e inteligencia artificial. Estas tecnologías permiten interconexiones de mayor ancho de banda y una integración más estrecha entre los chips de procesamiento, la memoria y los aceleradores, requisitos que ahora son estándar para las plataformas optimizadas para IA.
Perspectivas de la hoja de ruta con “Verano”
De cara al futuro, AMD planea ampliar el uso de la tecnología de 2 nm de TSMC con "Verano", identificado como un procesador EPYC de sexta generación. Se espera que Verano ofrezca mejoras en el rendimiento por dólar y por vatio, con optimizaciones de diseño para cargas de trabajo en la nube e inteligencia artificial. AMD también indicó compatibilidad con tecnologías de memoria avanzadas, como LPDDR, que podrían mejorar la eficiencia energética y el ancho de banda de la memoria en implementaciones a gran escala.
Se espera que Verano adopte el nuevo socket SP8, que sucede al actual SP6 y apunta a un consumo energético más convencional. El SP8 está diseñado para servidores de gama media y de entrada, manteniendo un perfil térmico más familiar a la vez que se beneficia de la transición a 2 nm, la E/S de última generación y la compatibilidad con memoria actualizada. La estrategia de dos sockets le brinda a AMD una mayor cobertura en el ecosistema de centros de datos: el SP7 satisface los requisitos de máximo rendimiento y el SP8 admite configuraciones de bajo consumo y sensibles al costo en infraestructuras empresariales y de borde de uso general.
La rampa de Venice y la hoja de ruta de Verano subrayan la continua inversión de AMD en la innovación de CPU como capa fundamental de la infraestructura de IA. Si bien las GPU y los aceleradores acaparan los titulares, la CPU sigue siendo un plano de control crítico para el movimiento de datos y la orquestación del sistema. Los avances en los procesos y el empaquetado determinarán directamente la eficiencia con la que los centros de datos de próxima generación escalan los recursos de computación, almacenamiento y redes.
Con Venice entrando en producción, Verano en el horizonte y dos nuevos sockets que están transformando el panorama de las plataformas, el segmento de procesadores se prepara para un período particularmente activo. Esperamos con interés lo que AMD tiene preparado en AMD Advancing AI 2026, donde se espera que la siguiente fase de esta hoja de ruta se defina con mayor precisión.
Amazon