IBM ha presentado los detalles de la arquitectura de su próximo procesador IBM Telum II y su acelerador IBM Spyre en la conferencia Hot Chips 2024. Estas nuevas tecnologías están diseñadas para escalar significativamente la capacidad de procesamiento en los sistemas mainframe IBM Z de próxima generación, lo que permite la aceleración tanto de los modelos de IA tradicionales como de los modelos de IA de lenguaje grande a través de un nuevo método de conjunto de IA. A medida que muchos proyectos de IA generativa que aprovechan los modelos de lenguaje grande (LLM) pasan de la prueba de concepto a la producción, la demanda de las empresas de soluciones escalables, seguras y de bajo consumo energético se ha convertido en una prioridad máxima.
Según una investigación de Morgan Stanley, se espera que las demandas energéticas de la IA generativa aumenten un 75 % anualmente durante los próximos años, y las proyecciones indican que el consumo energético de la IA podría igualar al de España en 2026. Esto ha llevado a los clientes de IBM a priorizar las decisiones arquitectónicas que respaldan modelos de base de tamaño adecuado y enfoques híbridos por diseño para las cargas de trabajo de IA.
El procesador IBM Telum II está diseñado para impulsar la próxima generación de sistemas IBM Z. Cuenta con mayor frecuencia, capacidad de memoria expandida, un crecimiento del 40 % en caché y un núcleo acelerador de IA integrado. El nuevo procesador presenta una unidad de procesamiento de datos (DPU) conectada de manera coherente diseñada para acelerar protocolos de E/S complejos para redes y almacenamiento en el mainframe. La DPU simplifica las operaciones del sistema y mejora el rendimiento de los componentes principales, lo que hace que el procesador Telum II sea ideal para soluciones de computación empresarial que respalden las LLM y las complejas necesidades de transacciones de la industria.
Como complemento del procesador Telum II, se encuentra IBM Spyre Accelerator, que proporciona capacidades de computación de IA adicionales. Juntos, los chips Telum II y Spyre forman una arquitectura escalable que admite métodos de modelado de IA en conjunto, que combinan múltiples modelos de IA de aprendizaje automático o aprendizaje profundo con LLM de codificador. Este enfoque de conjunto aprovecha las fortalezas de cada arquitectura de modelo para ofrecer resultados más precisos y sólidos en comparación con los modelos individuales. IBM Spyre Accelerator, presentado como una vista previa en Hot Chips 2024, estará disponible como una opción complementaria. Se conecta a través de un adaptador PCIe de 75 vatios y es escalable para adaptarse a las necesidades del cliente.
Tina Tarquinio, vicepresidenta de gestión de productos de IBM Z y LinuxONE, destacó el compromiso de IBM de mantenerse a la vanguardia de las tendencias tecnológicas, en particular las crecientes demandas de IA. Afirmó que el procesador Telum II y el acelerador Spyre están diseñados para ofrecer soluciones informáticas empresariales de alto rendimiento, seguras y con un consumo de energía eficiente. Estas innovaciones, que se han desarrollado durante años, se incorporarán a la plataforma IBM Z de próxima generación de IBM, lo que permitirá a los clientes aprovechar los LLM y la IA generativa a escala.
El procesador Telum II y el acelerador IBM Spyre serán fabricados por el socio de larga data de IBM, Samsung Foundry, utilizando su nodo de proceso de 5 nm de alto rendimiento y bajo consumo de energía. Juntas, estas tecnologías respaldarán una variedad de casos de uso avanzados impulsados por IA diseñados para liberar valor comercial y crear nuevas ventajas competitivas. Por ejemplo, se puede lograr una mejor detección de fraudes en reclamos de seguros de vivienda mediante modelos de IA de conjunto que combinan LLM con redes neuronales tradicionales. Además, la detección avanzada de actividades financieras sospechosas puede ayudar a respaldar el cumplimiento de los requisitos regulatorios y mitigar el riesgo de delitos económicos. Al mismo tiempo, los asistentes de IA pueden acelerar los ciclos de vida de las aplicaciones, transferir conocimiento y proporcionar explicaciones y transformaciones de código.
El procesador Telum II contará con ocho núcleos de alto rendimiento que funcionarán a 5.5 GHz, con 36 MB de caché L2 por núcleo y un aumento del 40 % en la capacidad de caché en chip, lo que suma un total de 360 MB. La caché virtual de nivel 4 ofrecerá 2.88 GB por cajón de procesador, un aumento del 40 % con respecto a la generación anterior. El acelerador de IA integrado permite la inferencia de IA en transacciones de baja latencia y alto rendimiento, lo que ofrece un aumento de cuatro veces en la capacidad de cómputo por chip en comparación con la última generación. Además, la nueva unidad de aceleración de E/S (DPU), integrada en el chip Telum II, está diseñada para mejorar el manejo de datos con un aumento del 50 % en la densidad de E/S, lo que mejora la eficiencia general y la escalabilidad de IBM Z para cargas de trabajo de IA a gran escala y aplicaciones intensivas en datos.
El acelerador IBM Spyre es un acelerador de nivel empresarial diseñado específicamente para manejar modelos de IA complejos y casos de uso de IA generativa. Cuenta con hasta 1 TB de memoria, distribuida en ocho tarjetas en un cajón de E/S normal, que admite cargas de trabajo de modelos de IA en todo el mainframe y no consume más de 75 W por tarjeta. Cada chip tiene 32 núcleos de cómputo que admiten tipos de datos int4, int8, fp8 y fp16, lo que permite aplicaciones de IA de baja latencia y alto rendimiento.
El procesador Telum II impulsará las plataformas IBM Z e IBM LinuxONE de próxima generación de IBM y estará disponible en 2025. Se espera que IBM Spyre Accelerator, actualmente en versión preliminar tecnológica, esté disponible en 2025.
Amazon