IBM a présenté une nouvelle architecture de transistors gravée à 0.7 nm (7 angströms), qu'elle qualifie de première technologie de semi-conducteurs inférieure à 1 nm du secteur. Cette avancée constitue une étape importante dans la recherche, alors que les fabricants de semi-conducteurs continuent de repousser les limites de la miniaturisation traditionnelle des transistors.
Cette technologie expérimentale intègre près de 100 milliards de transistors sur une puce de la taille d'un ongle, doublant presque la densité de transistors de la technologie de puce 2 nm d'IBM dévoilée pour la première fois en 2021. Selon IBM, cette nouvelle conception pourrait offrir des performances jusqu'à 50 % supérieures ou une efficacité énergétique jusqu'à 70 % supérieure à celle de sa technologie de nœud 2 nm, en fonction des objectifs de mise en œuvre.
Au cœur de cette annonce se trouve une nouvelle architecture de transistor tridimensionnelle appelée « nanostack », qui, selon IBM, permet pour la première fois une miniaturisation logique inférieure à la génération 1 nm.
Nouvelle architecture de nano-empilement 3D
Au lieu de se fier uniquement à la miniaturisation classique des transistors, l'architecture nanostack d'IBM empile et décale verticalement des transistors en nanofeuilles grâce à une intégration séquentielle 3D. Cette approche augmente la densité de transistors et permet d'incorporer différentes combinaisons de matériaux dans chaque couche, optimisant ainsi indépendamment les performances et la consommation énergétique au sein de l'empilement.
Des chercheurs d'IBM ont annoncé la validation expérimentale réussie de l'architecture grâce à un collage diélectrique ultra-mince pour l'intégration CMOS, des démonstrations d'ingénierie à double canal et le fonctionnement de circuits inverseurs CMOS fonctionnels. Ces résultats indiquent que l'architecture est réalisable physiquement et peut supporter des charges de travail de calcul importantes.
Jay Gambetta, directeur de la recherche chez IBM, a décrit cette évolution comme un changement de paradigme dans les méthodes de fabrication des puces, et non comme une simple réduction de la taille des transistors. Il a souligné que cette architecture permet un fonctionnement à des dimensions proches de l'échelle atomique, tout en offrant des gains de performance et d'efficacité.
Mise à l'échelle de la SRAM pour les charges de travail d'IA
Dans une étude distincte présentée au Symposium 2026 sur les technologies et circuits VLSI, IBM a indiqué que l'architecture nanostack permettait d'obtenir une réduction d'échelle d'environ 40 % par rapport à la mémoire SRAM. L'amélioration de la densité de mémoire est de plus en plus cruciale pour les accélérateurs d'IA et les systèmes de calcul haute performance, où la bande passante et la capacité de mémoire limitent souvent les performances globales du système.
Les progrès réalisés dans le domaine de la SRAM pourraient aider les concepteurs à construire des processeurs plus efficaces tout en répondant aux besoins croissants en mémoire de l'IA générative, de l'infrastructure cloud et des charges de travail gourmandes en données.
Étendre la feuille de route des semi-conducteurs
Bien que les nœuds de gravure modernes ne correspondent plus directement à une dimension physique spécifique de transistor, la technologie 0.7 nm d'IBM ouvre la voie à une miniaturisation logique continue à l'échelle de l'angström. L'entreprise estime que cette approche nanométrique pourrait permettre de poursuivre la miniaturisation des transistors pendant au moins une décennie supplémentaire, au-delà des technologies de pointe actuelles.
Ces recherches ont été menées au centre de recherche sur les semi-conducteurs d'IBM à Albany, dans l'État de New York, en collaboration avec des partenaires industriels. Le centre devrait accueillir un système de lithographie ultraviolette extrême à haute ouverture numérique (EUV haute NA) d'ASML, une technologie considérée comme essentielle pour les futures générations de procédés. IBM et ses partenaires ont déjà présenté des dispositifs fonctionnels fabriqués à l'aide de procédés EUV haute NA.
Perspectives de production
IBM continue de se positionner comme un organisme de recherche de premier plan dans le domaine des semi-conducteurs, avec des contributions couvrant les technologies de traitement du silicium, le matériel d'intelligence artificielle et l'informatique quantique. L'entreprise a récemment annoncé son projet de création d'Anderon, une fonderie quantique indépendante spécialisée dans la fabrication de plaquettes quantiques.
Bien que la technologie 0.7 nm reste une réussite en matière de recherche, IBM a déclaré que la première adoption commerciale de la fabrication basée sur des nano-empilements pourrait avoir lieu dans les cinq prochaines années, offrant une voie potentielle vers des semi-conducteurs de classe production inférieurs à 1 nm.
Amazon