Firma AMD ogłosiła, że jej procesor EPYC nowej generacji o nazwie kodowej „Venice” rozpoczął produkcję w 2-nanometrowym procesie technologicznym TSMC na Tajwanie. Firma planuje również rozszerzyć produkcję w zakładzie TSMC w Arizonie, co sygnalizuje szerszą strategię dywersyfikacji potencjału zaawansowanych węzłów i skalowalności dostaw dla wdrożeń w chmurze i sztucznej inteligencji.
„Venice” jest pozycjonowany jako pierwszy procesor klasy HPC, który będzie oparty na węźle 2 nm TSMC. Przejście na proces 2 nm ma poprawić wydajność na wat i gęstość tranzystorów, co ma kluczowe znaczenie dla operatorów centrów danych borykających się z ograniczeniami w zakresie zasilania i chłodzenia. AMD określiło ten kamień milowy jako element trwającej realizacji planu rozwoju procesorów EPYC, koncentrując się na umożliwieniu większej gęstości rdzeni, lepszej wydajności i ściślejszej integracji podsystemów obliczeniowych.
Oczekuje się również, że Venice wprowadzi na rynek nowe gniazdo SP7, czyli platformę fizycznie większą od wychodzącego modelu SP5, zaprojektowaną tak, aby obsługiwać większą moc, dodatkowe kanały pamięci i rozszerzoną przepustowość wejścia/wyjścia, co pozwoli na obsługę znacznie większej liczby rdzeni na gniazdo.
Rola procesora rozszerza się dzięki sztucznej inteligencji i koordynacji centrów danych
AMD podkreśliło, że procesory pozostają kluczowe dla nowoczesnej infrastruktury AI, nawet gdy akceleratory zajmują się trenowaniem modeli i wnioskowaniem. W środowiskach produkcyjnych procesory koordynują potoki danych, zarządzają stosami pamięci masowej i sieci, egzekwują bezpieczeństwo i koordynują rozproszone obciążenia. Wraz z ewolucją AI w kierunku bardziej złożonych przepływów pracy opartych na agentach, te obowiązki się rozszerzają, stawiając dodatkowe wymagania dotyczące wydajności procesorów, przepustowości pamięci i operacji wejścia/wyjścia.
Rampa „Wenecja” wpisuje się w tę zmianę. Wykorzystując proces 2 nm, AMD dąży do zwiększenia wydajności i przepustowości, co przekłada się na obsługę klastrów AI na dużą skalę oraz tradycyjnych obciążeń korporacyjnych i HPC. Firma nadal obserwuje dynamikę wdrażania procesorów EPYC w środowiskach hiperskalowych i korporacyjnych, gdzie konsolidacja i energooszczędność pozostają kluczowymi kryteriami zakupu.
Strategia produkcyjna i partnerstwo z TSMC
Po początkowej produkcji na Tajwanie nastąpi planowane zwiększenie produkcji w fabryce TSMC w Arizonie, co odzwierciedla dążenie AMD do zrównoważenia najnowocześniejszej produkcji z odpornością geograficzną. To podejście jest coraz bardziej istotne dla nabywców korporacyjnych, biorąc pod uwagę łańcuch dostaw i regulacje prawne związane z pozyskiwaniem infrastruktury centrów danych.
AMD i TSMC kontynuują współpracę w zakresie technologii procesowych i pakowania. Oprócz węzła 2 nm, AMD wykorzystuje zaawansowane technologie pakowania, w tym SoIC-X i CoWoS-L, w swoim szerszym portfolio rozwiązań dla centrów danych i sztucznej inteligencji. Technologie te umożliwiają połączenia o większej przepustowości i ściślejszą integrację między układami obliczeniowymi, pamięcią i akceleratorami, co jest obecnie standardem dla platform zoptymalizowanych pod kątem sztucznej inteligencji.
Plan działania z „Verano”
W przyszłości AMD planuje rozszerzyć wykorzystanie technologii 2 nm firmy TSMC o procesor „Verano”, określany jako procesor EPYC 6. generacji. Verano ma zapewnić poprawę wydajności w przeliczeniu na dolara i wat, a także optymalizację konstrukcji pod kątem obciążeń chmurowych i sztucznej inteligencji. AMD zapowiedziało również wsparcie dla zaawansowanych technologii pamięci, w tym LPDDR, co może poprawić efektywność energetyczną i przepustowość pamięci we wdrożeniach skalowalnych.
Oczekuje się, że Verano wdroży nowe gniazdo SP8, które zastąpi obecne gniazdo SP6 i będzie charakteryzować się bardziej konwencjonalnym zakresem mocy. SP8 jest przeznaczone do wdrożeń w serwerach klasy podstawowej i średniej, zachowując bardziej znajomy profil termiczny, a jednocześnie korzystając z przejścia na proces technologiczny 2 nm, wejścia/wyjścia nowej generacji i ulepszonej obsługi pamięci. Strategia dwugniazdowa zapewnia AMD szerszy zasięg w całym stosie centrów danych, przy czym SP7 spełnia wymagania dotyczące maksymalnej wydajności, a SP8 obsługuje energooszczędne i ekonomiczne rozwiązania w ogólnej infrastrukturze korporacyjnej i brzegowej.
Start w Wenecji i plan rozwoju Verano podkreślają ciągłe inwestycje AMD w innowacje w zakresie procesorów jako fundament infrastruktury AI. Podczas gdy GPU i akceleratory dominują w nagłówkach gazet, procesor pozostaje kluczowym elementem sterowania ruchem danych i koordynacją systemów. Postęp w procesach i pakietach danych będzie bezpośrednio wpływał na to, jak efektywnie centra danych nowej generacji będą skalować zasoby obliczeniowe, pamięci masowej i sieciowe.
Wraz z wejściem procesora Venice do produkcji, pojawieniem się Verano na horyzoncie i dwoma nowymi gniazdami, które zmieniają oblicze platformy, segment procesorów jest gotowy na szczególnie dynamiczny rozwój. Z niecierpliwością czekamy na to, co AMD zaprezentuje na konferencji AMD Advancing AI 2026, gdzie spodziewamy się, że kolejny etap tej strategii nabierze większego znaczenia.
Amazon