Cadence 推出了 Maestro AI 模型组合，这是一套领域专业化的模型，为其芯片和系统设计中的 AI 超级代理提供支持。Maestro 结合了后训练的大型语言模型、训练好的决策模型和自我改进的代理技能。Cadence 表示，初步设计工作流程结果显示，与通用基础模型相比，Maestro 的结果质量提高了 30%，令牌效率提高了 5 倍。这些是厂商提供的结果，我们并未进行运行或审核。
强化学习循环和确定性EDA求解器
Cadence 将这些成果归功于其垂直整合的学习环境，该环境将 Maestro 模型与其 AI 超级代理、电子设计自动化 (EDA) 和系统设计自动化 (SDA) 工具、精心整理的工程数据集以及评估工具紧密结合。Cadence 的确定性求解器会根据工程目标、约束条件和真实值对代理的输出进行评分，从而为强化学习提供了一个闭环且经过验证的反馈机制。Cadence 并未公布 30% 和 5 倍提升背后的工作负载或基准数据。
超级代理将 Maestro 与通用模型结合使用：给定一个高层目标，超级代理会解读设计意图，将其分解为多个任务，并在 Maestro 模型、前沿模型和开放权重模型之间分配任务，并驱动探索性设计分析 (EDA) 和系统设计分析 (SDA) 工具。Cadence 表示，通过平衡工具调用和模型调用，可以减少令牌的使用。客户还可以使用专有数据、设计和工作流程对 Maestro 模型（包括 NVIDIA Nemotron 的变体）进行后训练。
NVIDIA 贡献了 Nemotron 模型、OpenShell和工程技术专长，两家公司正在将 Cadence 的智能体与 NVIDIA OpenShell 参考架构集成，以确保智能体的安全。“通过将强化学习与 EDA 工具和确定性求解器的反馈相结合，我们可以教会智能体根据其工作与工程目标和约束条件的契合程度做出更优的设计决策，”NVIDIA 工业与计算工程副总裁兼总经理 Tim Costa 表示。
AI超级代理工作负载编排
Maestro 为公告中提到的四个超级代理提供服务，每个代理对应设计流程中的一个阶段。ChipStack 负责前端数字设计和验证，从 RTL 生成和测试平台创建到回归测试和调试。ViraStack 涵盖定制和模拟电路设计，InnoStack 负责数字电路实现、签核和 3D-IC，AuraStack 则专注于 PCB 和高级封装。Cadence 的 AgentStack 主代理位于它们之上，负责协调整个系统。
目前已有两家客户正在运行这些智能体：Socionext 正在其生产设计环境中部署 InnoStack，Socionext 的首席运营官 Hisato Yoshida 表示：“通过将智能体 AI 与用于物理设计的先进 EDA 工具相结合，我们预计在保持设计质量的同时，整体生产力将提高 5 倍。” Silicon Labs 的工程副总裁 Garima Sharda 表示，该公司工程团队使用 Cadence Verisium Debug 作为 ChipStack 的一部分，加快了芯片封装前低功耗验证期间的根本原因分析和端到端调试速度。
部署状态和早期访问
完整的智能体环境，包括超级智能体、Maestro 模型和 EDA 工具，既可在 Cadence 的安全云平台上运行，也可在安全的公有云上运行，或运行在客户可控的本地环境中，以满足数据隐私和安全要求。首批 Maestro 模型将于 2026 年第四季度面向部分早期用户开放，Cadence 尚未公布正式发售日期和定价。
Amazon