三星利用2026年未来存储大会（FMS 2026）展示了其面向人工智能和高性能计算的最新存储技术。该公司重点介绍了DRAM、NAND闪存、企业级存储、先进封装和半导体制造方面的最新进展。
三星的开幕主题演讲题为“引领人工智能革命浪潮：内存与存储架构的3D创新”，重点介绍了如何利用三维内存结构来提升系统性能、能效和散热管理。执行副总裁兼闪存产品与技术负责人李镇烨（Jin-Yub Lee）和副总裁兼DRAM设计团队项目负责人金京伦（Kyungryun Kim）在演讲中阐述了公司未来内存架构的发展路线图。
该公司在一个设计成类似人工智能云服务器的展位上展示了约30项技术。主要演示包括zHBM和zNAND-O的概念模型、V10键合V-NAND、HBM4E、HBM5、LPDDR5X-PIM以及包括PM1763和BM1773在内的企业级固态硬盘平台。
zHBM 将内存直接集成在 AI 加速器上方
三星将zHBM展示为一种未来的高带宽内存架构，它将HBM垂直堆叠在AI加速器正上方。这与传统的HBM封装位于处理器旁边的设计截然不同。
将内存放置在更靠近加速器的位置可以缩短数据传输距离。三星表示，这种方法旨在提高带宽、降低功耗，并满足大规模人工智能训练和推理的数据传输需求。
该公司表示，采用 zHBM 的接口系统性能约为 HBM5 的八倍。该架构预计可提供比 HBM5 高十倍以上的内存密度、三倍的能效，并将热阻降低 50% 以上。
zHBM旨在支持客户定制配置。定制的知识产权可以集成到内存堆栈和AI加速器之间的中间层，从而使系统设计人员能够针对特定工作负载定制容量和加速器功能。
zNAND-O 瞄准边缘 AI 工作负载。
三星推出了基于其V-NAND技术的高性能NAND闪存概念产品zNAND-O。该架构提供四层和八层两种配置，旨在提高空间利用率、I/O性能和降低延迟。
该公司将zNAND-O定位为边缘AI系统，用于以最小延迟处理大型数据集。通过提升本地存储性能，该架构能够支持实时应用，在这些应用中，数据并非总能传输到集中式数据中心进行处理。
V10 BV-NAND 层数突破 400 层
三星推出了V10 BV-NAND，这是一种采用晶圆键合技术堆叠存储单元的键合式V-NAND架构，在业内尚属首例。该架构堆叠了超过400层，是三星迄今为止公开的V-NAND产品线中层数最高的。
三星表示，V10 BV-NAND 的存储密度比 V9 提高了约 58%。除了提升容量外，该架构还旨在提高读取、写入和 I/O 性能，同时降低能耗。
此次发布距离三星在2013年闪存峰会上推出业界首款V-NAND技术已过去了13年。该公司计划将V10 BV-NAND应用于未来人工智能系统和其他数据密集型应用中的高容量、高性能存储领域。
HBM4E、HBM5 和 LPDDR5X-PIM 扩展了 AI 内存产品组合
三星展示了其下一代人工智能加速器路线图，其中包括HBM4E样品和HBM5型号。该公司于今年2月开始业界首个基于其1c DRAM和4纳米芯片技术的HBM4量产，并于5月成为首家向全球客户交付HBM4E样品的公司。
该公司还展示了LPDDR5X-PIM，并称其为业界首款采用内存内处理技术的LPDDR内存。该设计在内存内部执行部分数据处理操作，从而减少了内存和处理器之间的数据传输。对于合适的负载，这可以提高效率并降低功耗。
三星的企业级存储产品演示包括7月份开始量产的PCIe Gen6 PM1763和BM1773，这两款产品旨在满足人工智能数据中心日益增长的存储需求。这些产品完善了三星的内存产品路线图，满足了人工智能训练数据、模型库和推理工作负载对高容量和高性能的需求。
三星推进集成人工智能基础设施开发
三星将自身定位为唯一一家拥有涵盖存储器、晶圆代工和先进封装等全方位能力的集成设备制造商，并将其打造为人工智能半导体开发的一站式平台。该集成模式涵盖产品设计、半导体制造、封装和量产。
该方法旨在减少从设计到生产之间的开发阶段，同时加强存储器、处理器和封装技术之间的协调。三星表示，这可以帮助客户缩短开发周期，并优化专用人工智能系统的性能和能效。
Amazon