Samsung wykorzystał konferencję Future of Memory and Storage (FMS) 2026 do zaprezentowania swoich najnowszych technologii pamięci i pamięci masowej dla sztucznej inteligencji i obliczeń o wysokiej wydajności. Firma podkreśliła rozwój w dziedzinie pamięci DRAM, NAND, pamięci masowej klasy korporacyjnej, zaawansowanych układów scalonych oraz produkcji półprzewodników.
Wykład otwierający Samsunga, zatytułowany „Napędzanie fali rewolucji w dziedzinie sztucznej inteligencji: innowacje 3D w architekturze pamięci i pamięci masowej”, koncentrował się na wykorzystaniu trójwymiarowych struktur pamięci do poprawy wydajności systemu, efektywności energetycznej i zarządzania temperaturą. Jin-Yub Lee, wiceprezes wykonawczy i szef działu produktów i technologii pamięci flash, oraz Kyungryun Kim, wiceprezes i kierownik projektu w zespole ds. projektowania pamięci DRAM, omówili plan firmy dotyczący przyszłych architektur pamięci.
Firma zaprezentowała około 30 technologii na stoisku zaprojektowanym tak, aby przypominało serwer w chmurze AI. Wśród najważniejszych prezentacji znalazły się modele koncepcyjne pamięci zHBM i zNAND-O, V10 Bonding V-NAND, HBM4E, HBM5, LPDDR5X-PIM oraz platformy SSD dla przedsiębiorstw, w tym PM1763 i BM1773.
zHBM integruje pamięć bezpośrednio nad akceleratorami AI
Samsung zaprezentował zHBM jako przyszłą architekturę pamięci o dużej przepustowości, która w układzie pionowym umieszcza HBM bezpośrednio nad akceleratorem AI. Różni się to od konwencjonalnych rozwiązań, w których moduły HBM są umieszczane obok procesora.
Umieszczenie pamięci bliżej akceleratora zmniejsza odległość, jaką muszą pokonać dane. Samsung twierdzi, że to podejście ma na celu zwiększenie przepustowości, zmniejszenie zużycia energii i wsparcie potrzeb w zakresie przesyłu danych w ramach szkolenia i wnioskowania AI na dużą skalę.
Według firmy, system interfejsu wykorzystujący zHBM mógłby zapewnić około ośmiokrotnie wyższą wydajność niż HBM5. Oczekuje się, że architektura ta zapewni ponad dziesięciokrotnie większą gęstość pamięci niż HBM5, trzykrotnie większą efektywność energetyczną i zmniejszy rezystancję termiczną o ponad 50%.
zHBM został zaprojektowany z myślą o obsłudze konfiguracji specyficznych dla klienta. Niestandardowa własność intelektualna może zostać zintegrowana w warstwie pośredniej między stosem pamięci a akceleratorem AI, umożliwiając projektantom systemów dostosowanie pojemności i funkcjonalności akceleratora do konkretnych obciążeń.
zNAND-O jest przeznaczony dla obciążeń brzegowych AI
Samsung zaprezentował zNAND-O, wysokowydajną koncepcję pamięci NAND opartą na technologii V-NAND. Architektura ta jest dostępna w konfiguracjach cztero- i ośmiowarstwowych i została zaprojektowana w celu poprawy efektywności wykorzystania przestrzeni, wydajności wejścia/wyjścia oraz opóźnień.
Firma pozycjonuje zNAND-O w systemach AI brzegowych, które przetwarzają duże zbiory danych z minimalnym opóźnieniem. Dzięki poprawie wydajności lokalnej pamięci masowej, architektura może obsługiwać aplikacje działające w czasie rzeczywistym, w których dane nie zawsze mogą zostać przesłane do scentralizowanego centrum danych w celu przetworzenia.
Pamięć V10 BV-NAND przekracza 400 warstw
Samsung zaprezentował V10 BV-NAND, architekturę Bonding V-NAND, która wykorzystuje technologię łączenia płytek waflowych do układania komórek pamięci w stosy. Jest to pierwsza tego typu architektura w branży. Składa się ona z ponad 400 warstw, co stanowi najwyższą wartość, jaką Samsung ujawnił dla swojej linii V-NAND.
Samsung poinformował, że V10 BV-NAND zwiększa gęstość pamięci o około 58% w porównaniu z V9. Oprócz zwiększenia pojemności, architektura ta ma na celu poprawę wydajności odczytu, zapisu i wejścia/wyjścia przy jednoczesnym zmniejszeniu zużycia energii.
Ogłoszenie nastąpiło 13 lat po tym, jak Samsung zaprezentował pierwszą w branży technologię V-NAND podczas konferencji Flash Memory Summit w 2013 roku. Firma planuje wprowadzenie pamięci V10 BV-NAND do pamięci masowej o dużej pojemności i wysokiej wydajności w przyszłych systemach sztucznej inteligencji i innych aplikacjach intensywnie przetwarzających dane.
HBM4E, HBM5 i LPDDR5X-PIM rozszerzają portfolio pamięci AI
Samsung zaprezentował próbki HBM4E oraz model HBM5 w ramach swojego planu rozwoju akceleratorów AI nowej generacji. W lutym firma rozpoczęła pierwszą w branży masową produkcję pamięci HBM4, opartej na technologii 1c DRAM i 4 nm rdzenia bazowego, a w maju jako pierwsza firma wysłała próbki HBM4E klientom na całym świecie.
Firma zaprezentowała również pamięć LPDDR5X-PIM, którą opisuje jako pierwszą w branży pamięć LPDDR z technologią przetwarzania w pamięci. Konstrukcja ta wykonuje wybrane operacje przetwarzania danych w samej pamięci, zmniejszając w ten sposób przepływ danych między pamięcią a procesorem. Może to poprawić wydajność i obniżyć zużycie energii w przypadku odpowiednich obciążeń.
Wśród demonstracji pamięci masowej dla przedsiębiorstw Samsunga znalazły się PCIe Gen6 PM1763, który wszedł do masowej produkcji w lipcu , oraz BM1773, oba przeznaczone do obsługi rosnących potrzeb centrów danych AI w zakresie pamięci masowej. Produkty te uzupełniają plan rozwoju pamięci firmy, spełniając wymagania dotyczące dużej pojemności i wydajności związane z danymi szkoleniowymi AI, repozytoriami modeli i obciążeniami wnioskowania.
Samsung promuje zintegrowany rozwój infrastruktury AI
Samsung pozycjonował się jako jedyny producent urządzeń zintegrowanych, oferujący możliwości w zakresie pamięci, odlewnictwa i zaawansowanych obudów, prezentując to połączenie jako kompleksową platformę do rozwoju półprzewodników AI. Model zintegrowany obejmuje projektowanie produktów, produkcję półprzewodników, obudowy i produkcję masową.
Podejście to ma na celu zmniejszenie liczby etapów rozwoju między projektowaniem a produkcją, umożliwiając jednocześnie ściślejszą koordynację między technologiami pamięci, przetwarzania i pakowania. Samsung twierdzi, że może to pomóc klientom skrócić cykle rozwoju oraz zoptymalizować wydajność i energooszczędność wyspecjalizowanych systemów AI.
Amazon