Firma Synopsys certyfikowała swoje cyfrowe i analogowe przepływy EDA w procesie A14 firmy TSMC oraz ukończyła testy 64G UCIe IP na węzłach 2 nm i 3 nm firmy TSMC – dwa kluczowe kamienie milowe w szerszej wspólnej pracy, którą firmy ogłosiły w ramach ekosystemu platformy Open Innovation Platform firmy TSMC. Pozostała część pakietu obejmuje przepływy projektowania agentowego AI w narzędziach analogowych, cyfrowych i wielowątkowych firmy Synopsys, współprojektowanie zintegrowanych regulatorów napięcia w obudowie CoWoS, współprojektowanie fotoniczne i elektroniczne dla współopakowanych układów optycznych COUPE firmy TSMC oraz listę testów IP w N2P, która obejmuje PCIe 7.0, HBM4, LPDDR6 i Ethernet 224G.
„W miarę jak systemy AI rosną pod względem skali i złożoności, klienci potrzebują sprawdzonych rozwiązań IP, inteligentnych rozwiązań projektowych i zaawansowanych metodologii pakowania, które będą ze sobą płynnie współpracować” – powiedział Michael Buehler-Garcia, starszy wiceprezes Synopsys. „Nasze wspólne innowacje z TSMC obejmują cały zakres możliwości współprojektowania układów scalonych, niezbędnych do przyspieszenia rozwoju systemów AI i wysokowydajnych systemów obliczeniowych nowej generacji”.
Certyfikacja A14 i przepływy projektowania agentów
Certyfikacja A14 obejmuje wdrożenie i zatwierdzenie zarówno przepływów cyfrowych, jak i analogowych, co jest niezbędne zespołowi projektowemu przed zatwierdzeniem danych w węźle. W obszarze analogowym, Synopsys i TSMC pracują nad włączeniem routingu urządzeń dla A14, co Synopsys opisuje jako kluczowy kamień milowy w zaawansowanej automatyzacji rozmieszczania i trasowania danych analogowych. Działania agentowej sztucznej inteligencji (AI) realizowane są za pośrednictwem trzech narzędzi: Synopsys Custom Compiler, który przyspiesza migrację analogową, Fusion Compiler wykorzystuje analizę wspomaganą przez LLM w celu zwiększenia produktywności, a nowy, agentowy przepływ kooptymalizacji planu powierzchni chipletów w platformie Synopsys 3DIC Compiler automatyzuje planowanie powierzchni dla heterogenicznych projektów wielomatrycowych w obudowach TSMC 3DFabric.
Dostarczanie energii i optyka zyskują własne ścieżki współprojektowania. Platforma 3DIC Compiler umożliwia teraz projektantom współprojektowanie i symulowanie zintegrowanych regulatorów napięcia w TSMC CoWoS w jednym środowisku, co Synopsys pozycjonuje jako sposób na poprawę efektywności energetycznej i integralności zasilania w projektach wielopłytkowych, ponieważ pakiety AI stawiają wyższe wymagania dotyczące dostarczania energii. W przypadku optyki w pakietach, obie firmy posiadają zintegrowany proces współprojektowania fotoniki i elektroniki dla technologii COUPE firmy TSMC, obejmujący implementację 3DIC, analizę wielofizyczną i optymalizację, dzięki czemu klienci mogą opracowywać i weryfikować architektury połączeń optycznych w ramach projektu wielopłytkowego.
„Nasza współpraca z partnerami ekosystemu Open Innovation Platform (OIP), takimi jak Synopsys, stale zaspokaja dynamicznie rosnące zapotrzebowanie na sztuczną inteligencję i obliczenia o wysokiej wydajności” – powiedział Aveek Sarkar, dyrektor działu zarządzania ekosystemem i sojuszami w TSMC. „Łącząc certyfikowane rozwiązania EDA i portfolio IP firmy Synopsys, sprawdzone w krzemie, z naszymi najnowszymi innowacjami w zakresie procesów i pakowania, umożliwiamy klientom przekraczanie granic wydajności, integracji i efektywności energetycznej, aby kształtować przyszłość sztucznej inteligencji”.
UCIe Silicon i lista N2P IP
W przypadku technologii „od układu do układu”, Synopsys zademonstrował układ UCIe-A 32G/40G na chipie testowym TSMC N3P zintegrowanym z interposerem CoWoS-S, a niedawno ukończył testy 64G UCIe IP w procesach 2 nm i 3 nm, z wbudowaną technologią DFT zapewniającą widoczność w systemie. To ten sam standard, który AMD wdraża w Versal RF dla łączy chipletowych, a 64 GT/s to najwyższa przepustowość w specyfikacji UCIe 3.0.
W kontekście procesu N2P firmy TSMC, Synopsys informuje o kamieniach milowych w zakresie wdrażania i wdrażania rozwiązań IP dla PCIe 7.0, HBM4, LPDDR6/5X/5, 224G Ethernet PHY, UCIe, OTP oraz zarządzania cyklem życia krzemu (SIL) w zakresie monitorowania procesów, napięcia i temperatury. Firma rozszerzyła również sprawdzone w krzemie rozwiązania IP dla architektury Foundation, MIPI i pamięci dla N3P i N2P, a także opracowuje rozwiązania IP dla kompaktowych procesów „C” TSMC w zakresie od 6 nm do 3 nm. Rozwiązanie IP CXL 4.0 o przepustowości 128 GT/s, o którym pisaliśmy w sierpniu, stanowi uzupełnienie tego portfolio.
Amazon